bertos/cfg/cfg_ser.h

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2008 Develer S.r.l. (http://www.develer.com/)
  30  * All Rights Reserved.
  31  * -->
  32  *
  33  * \brief Configuration file for serial module.
  34  *
  35  * \version $Id$
  36  *
  37  * \author Daniele Basile <asterix@develer.com>
  38  */
  39
  40 #ifndef CFG_SER_H
  41 #define CFG_SER_H
  42
  43 /**
  44  * Example of setting for serial port and
  45  * spi port.
  46  * Edit these define for your project.
  47  */
  48
  49 /**
  50  * Size of the outbound FIFO buffer for port 0 [bytes].
  51  * $WIZ$ type = "int"
  52  * $WIZ$ min = 2
  53  */
  54 #define CONFIG_UART0_TXBUFSIZE  32
  55
  56 /**
  57  * Size of the inbound FIFO buffer for port 0 [bytes].
  58  * $WIZ$ type = "int"
  59  * $WIZ$ min = 2
  60  */
  61 #define CONFIG_UART0_RXBUFSIZE  32
  62
  63 /**
  64  * Size of the outbound FIFO buffer for port 1 [bytes].
  65  * $WIZ$ type = "int"
  66  * $WIZ$ min = 2
  67  * $WIZ$ supports = "at91 and not atmega8 and not atmega168 and not atmega32"
  68  */
  69 #define CONFIG_UART1_TXBUFSIZE  32
  70
  71 /**
  72  * Size of the inbound FIFO buffer for port 1 [bytes].
  73  * $WIZ$ type = "int"
  74  * $WIZ$ min = 2
  75  * $WIZ$ supports = "at91 and not atmega8 and not atmega168 and not atmega32"
  76  */
  77 #define CONFIG_UART1_RXBUFSIZE  32
  78
  79
  80 /**
  81  * Size of the outbound FIFO buffer for SPI port [bytes].
  82  * $WIZ$ type = "int"
  83  * $WIZ$ min = 2
  84  * $WIZ$ supports = "avr"
  85  */
  86 #define CONFIG_SPI_TXBUFSIZE    32
  87
  88 /**
  89  * Size of the inbound FIFO buffer for SPI port [bytes].
  90  * $WIZ$ type = "int"
  91  * $WIZ$ min = 2
  92  * $WIZ$ supports = "avr"
  93  */
  94 #define CONFIG_SPI_RXBUFSIZE    32
  95
  96 /**
  97  * Size of the outbound FIFO buffer for SPI port 0 [bytes].
  98  * $WIZ$ type = "int"
  99  * $WIZ$ min = 2
 100  * $WIZ$ supports = "at91"
 101  */
 102 #define CONFIG_SPI0_TXBUFSIZE   32
 103
 104 /**
 105  * Size of the inbound FIFO buffer for SPI port 0 [bytes].
 106  * $WIZ$ type = "int"
 107  * $WIZ$ min = 2
 108  * $WIZ$ supports = "at91"
 109  */
 110 #define CONFIG_SPI0_RXBUFSIZE   32
 111
 112 /**
 113  * Size of the outbound FIFO buffer for SPI port 1 [bytes].
 114  * $WIZ$ type = "int"
 115  * $WIZ$ min = 2
 116  * $WIZ$ supports = "at91"
 117  */
 118 #define CONFIG_SPI1_TXBUFSIZE   32
 119
 120 /**
 121  * Size of the inbound FIFO buffer for SPI port 1 [bytes].
 122  * $WIZ$ type = "int"
 123  * $WIZ$ min = 2
 124  * $WIZ$ supports = "at91"
 125  */
 126 #define CONFIG_SPI1_RXBUFSIZE   32
 127
 128 /**
 129  * SPI data order.
 130  *
 131  * $WIZ$ type = "enum"
 132  * $WIZ$ value_list = "ser_order_bit"
 133  * $WIZ$ supports = "avr"
 134  */
 135 #define CONFIG_SPI_DATA_ORDER   SER_MSB_FIRST
 136
 137 /**
 138  * SPI clock division factor.
 139  * $WIZ$ type = "int"
 140  * $WIZ$ supports = "avr"
 141  */
 142 #define CONFIG_SPI_CLOCK_DIV    16
 143
 144 /**
 145  * SPI clock polarity: normal low or normal high.
 146  * $WIZ$ type = "enum"
 147  * $WIZ$ value_list = "ser_spi_pol"
 148  * $WIZ$ supports = "avr"
 149  */
 150 #define CONFIG_SPI_CLOCK_POL        SPI_NORMAL_LOW
 151
 152 /**
 153  * SPI clock phase you can choose sample on first edge or
 154  * sample on second clock edge.
 155  * $WIZ$ type = "enum"
 156  * $WIZ$ value_list = "ser_spi_phase"
 157  * $WIZ$ supports = "avr"
 158  */
 159 #define CONFIG_SPI_CLOCK_PHASE      SPI_SAMPLE_ON_FIRST_EDGE
 160
 161 /**
 162  * Default transmit timeout (ms). Set to -1 to disable timeout support.
 163  * $WIZ$ type = "int"
 164  * $WIZ$ min = -1
 165  */
 166 #define CONFIG_SER_TXTIMEOUT    -1
 167
 168 /**
 169  * Default receive timeout (ms). Set to -1 to disable timeout support.
 170  * $WIZ$ type = "int"
 171  * $WIZ$ min = -1
 172  */
 173 #define CONFIG_SER_RXTIMEOUT    -1
 174
 175 /**
 176  * Use RTS/CTS handshake.
 177  * $WIZ$ type = "boolean"
 178  * $WIZ$ supports = "False"
 179  */
 180 #define CONFIG_SER_HWHANDSHAKE   0
 181
 182 /**
 183  * Default baudrate for all serial ports (set to 0 to disable).
 184  * $WIZ$ type = "int"
 185  * $WIZ$ min = 0
 186  */
 187 #define CONFIG_SER_DEFBAUDRATE   0UL
 188
 189 /// Enable strobe pin for debugging serial interrupt. $WIZ$ type = "boolean"
 190 #define CONFIG_SER_STROBE        0
 191
 192 #endif /* CFG_SER_H */