bertos/cpu/arm/drv/adc_at91.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2008 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  *
  34  * \brief ADC hardware-specific implementation
  35  *
  36  * This ADC module should be use both whit kernel or none.
  37  * If you are using a kernel, the adc drive does not wait the finish of
  38  * conversion but use a singal every time a required conversion are
  39  * ended. This signal wake up a process that return a result of
  40  * conversion. Otherwise, if you not use a kernl, this module wait
  41  * whit a loop the finishing of conversion.
  42  *
  43  *
  44  * \version $Id$
  45  *
  46  * \author Daniele Basile <asterix@develer.com>
  47  */
  48
  49 #include "adc_at91.h"
  50
  51 #include <cfg/cfg_adc.h>
  52 #include <cfg/cfg_kern.h>
  53 #include <cfg/macros.h>
  54 #include <cfg/compiler.h>
  55
  56 #include <drv/adc.h>
  57
  58 #include <io/arm.h>
  59
  60 #if CONFIG_KERNEL
  61         #include <cfg/module.h>
  62         #include <kern/proc.h>
  63         #include <kern/signal.h>
  64
  65
  66         #if !CONFIG_KERN_SIGNALS
  67                 #error Signals must be active to use ADC with kernel
  68         #endif
  69
  70         /* Signal adc convertion end */
  71         #define SIG_ADC_COMPLETE SIG_USER0
  72
  73         /* ADC waiting process */
  74         static struct Process *adc_process;
  75
  76         /**
  77          * ADC ISR.
  78          * Simply signal the adc process that convertion is complete.
  79          */
  80         static void ISR_FUNC adc_conversion_end_irq(void)
  81         {
  82                 sig_signal(adc_process, SIG_ADC_COMPLETE);
  83
  84                 /* Inform hw that we have served the IRQ */
  85                 AIC_EOICR = 0;
  86         }
  87
  88         static void adc_enable_irq(void)
  89         {
  90
  91                 // Disable all interrupt
  92                 ADC_IDR = 0xFFFFFFFF;
  93
  94                 //Register interrupt vector
  95                 AIC_SVR(ADC_ID) = adc_conversion_end_irq;
  96                 AIC_SMR(ADC_ID) = AIC_SRCTYPE_INT_EDGE_TRIGGERED;
  97                 AIC_IECR = BV(ADC_ID);
  98
  99                 //Enable data ready irq
 100                 ADC_IER = BV(ADC_DRDY);
 101         }
 102
 103 #endif /* CONFIG_KERNEL */
 104
 105
 106 /**
 107  * Select mux channel \a ch.
 108  * \todo only first 8 channels are selectable!
 109  */
 110 INLINE void adc_hw_select_ch(uint8_t ch)
 111 {
 112         //Disable all channels
 113         ADC_CHDR = ADC_CH_MASK;
 114         //Enable select channel
 115         ADC_CHER = BV(ch);
 116 }
 117
 118
 119 /**
 120  * Start an ADC convertion.
 121  * If a kernel is present, preempt until convertion is complete, otherwise
 122  * a busy wait on ADCS bit is done.
 123  */
 124 INLINE uint16_t adc_hw_read(void)
 125 {
 126         ASSERT(!(ADC_SR & ADC_EOC_MASK));
 127
 128         #if CONFIG_KERNEL
 129                 adc_process = proc_current();
 130         #endif
 131
 132         // Start convertion
 133         ADC_CR = BV(ADC_START);
 134
 135         #if CONFIG_KERNEL
 136                 // Ensure IRQs enabled.
 137                 ASSERT(IRQ_ENABLED());
 138                 sig_wait(SIG_ADC_COMPLETE);
 139         #else
 140                 //Wait in polling until is done
 141                 while (!(ADC_SR & BV(ADC_DRDY)));
 142         #endif
 143
 144         //Return the last converted data
 145         return(ADC_LCDR);
 146 }
 147
 148 /**
 149  * Init ADC hardware.
 150  */
 151 INLINE void adc_hw_init(void)
 152 {
 153         //Init ADC pins.
 154         ADC_INIT_PINS();
 155
 156         /*
 157          * Set adc mode register:
 158          * - Disable hardware trigger and enable software trigger.
 159          * - Select normal mode.
 160          * - Set ADC_BITS bit convertion resolution.
 161          *
 162          * \{
 163          */
 164         ADC_MR = 0;
 165         #if ADC_BITS == 10
 166                 ADC_MR &= ~BV(ADC_LOWRES);
 167         #elif ADC_BITS == 8
 168                 ADC_MR |= BV(ADC_LOWRES);
 169         #else
 170                 #error No select bit resolution is supported to this CPU
 171         #endif
 172         /* \} */
 173
 174         TRACEMSG("prescaler[%ld], stup[%ld], shtim[%ld]\n",ADC_COMPUTED_PRESCALER,ADC_COMPUTED_STARTUPTIME,ADC_COMPUTED_SHTIME);
 175
 176
 177         //Apply computed prescaler value
 178         ADC_MR &= ~ADC_PRESCALER_MASK;
 179         ADC_MR |= ((ADC_COMPUTED_PRESCALER << ADC_PRESCALER_SHIFT) & ADC_PRESCALER_MASK);
 180         TRACEMSG("prescaler[%ld]\n", (ADC_COMPUTED_PRESCALER << ADC_PRESCALER_SHIFT) & ADC_PRESCALER_MASK);
 181
 182         //Apply computed start up time
 183         ADC_MR &= ~ADC_STARTUP_MASK;
 184         ADC_MR |= ((ADC_COMPUTED_STARTUPTIME << ADC_STARTUP_SHIFT) & ADC_STARTUP_MASK);
 185         TRACEMSG("sttime[%ld]\n", (ADC_COMPUTED_STARTUPTIME << ADC_STARTUP_SHIFT) & ADC_STARTUP_MASK);
 186
 187         //Apply computed sample and hold time
 188         ADC_MR &= ~ADC_SHTIME_MASK;
 189         ADC_MR |= ((ADC_COMPUTED_SHTIME << ADC_SHTIME_SHIFT) & ADC_SHTIME_MASK);
 190         TRACEMSG("shtime[%ld]\n", (ADC_COMPUTED_SHTIME << ADC_SHTIME_SHIFT) & ADC_SHTIME_MASK);
 191
 192         #if CONFIG_KERNEL
 193                 //Register and enable irq for adc.
 194                 adc_enable_irq();
 195         #endif
 196
 197 }