bertos/cpu/arm/drv/adc_at91.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2008 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief ADC hardware-specific implementation
  34  *
  35  * This ADC module should be use both whit kernel or none.
  36  * If you are using a kernel, the adc drive does not wait the finish of
  37  * conversion but use a singal every time a required conversion are
  38  * ended. This signal wake up a process that return a result of
  39  * conversion. Otherwise, if you not use a kernl, this module wait
  40  * whit a loop the finishing of conversion.
  41  *
  42  *
  43  * \version $Id$
  44  * \author Daniele Basile <asterix@develer.com>
  45  */
  46
  47
  48 #include "adc_at91.h"
  49
  50 #include "cfg/cfg_adc.h"
  51 #include "cfg/cfg_kern.h"
  52 #include <cfg/macros.h>
  53 #include <cfg/compiler.h>
  54
  55 // Define log settings for cfg/log.h.
  56 #define LOG_LEVEL         ADC_LOG_LEVEL
  57 #define LOG_FORMAT        ADC_LOG_FORMAT
  58 #include <cfg/log.h>
  59
  60 #include <drv/adc.h>
  61
  62 #include <io/arm.h>
  63
  64 #if CONFIG_KERN
  65         #include <cfg/module.h>
  66         #include <kern/proc.h>
  67         #include <kern/signal.h>
  68
  69
  70         #if !CONFIG_KERN_SIGNALS
  71                 #error Signals must be active to use ADC with kernel
  72         #endif
  73
  74         /* Signal adc convertion end */
  75         #define SIG_ADC_COMPLETE SIG_USER0
  76
  77         /* ADC waiting process */
  78         static struct Process *adc_process;
  79
  80         /**
  81          * ADC ISR.
  82          * Simply signal the adc process that convertion is complete.
  83          */
  84         static void ISR_FUNC adc_conversion_end_irq(void)
  85         {
  86                 sig_signal(adc_process, SIG_ADC_COMPLETE);
  87
  88                 /* Inform hw that we have served the IRQ */
  89                 AIC_EOICR = 0;
  90         }
  91
  92         static void adc_enable_irq(void)
  93         {
  94
  95                 // Disable all interrupt
  96                 ADC_IDR = 0xFFFFFFFF;
  97
  98                 //Register interrupt vector
  99                 AIC_SVR(ADC_ID) = adc_conversion_end_irq;
 100                 AIC_SMR(ADC_ID) = AIC_SRCTYPE_INT_EDGE_TRIGGERED;
 101                 AIC_IECR = BV(ADC_ID);
 102
 103                 //Enable data ready irq
 104                 ADC_IER = BV(ADC_DRDY);
 105         }
 106
 107 #endif /* CONFIG_KERN */
 108
 109
 110 /**
 111  * Select mux channel \a ch.
 112  * \todo only first 8 channels are selectable!
 113  */
 114 INLINE void adc_hw_select_ch(uint8_t ch)
 115 {
 116         //Disable all channels
 117         ADC_CHDR = ADC_CH_MASK;
 118         //Enable select channel
 119         ADC_CHER = BV(ch);
 120 }
 121
 122
 123 /**
 124  * Start an ADC convertion.
 125  * If a kernel is present, preempt until convertion is complete, otherwise
 126  * a busy wait on ADCS bit is done.
 127  */
 128 INLINE uint16_t adc_hw_read(void)
 129 {
 130         ASSERT(!(ADC_SR & ADC_EOC_MASK));
 131
 132         #if CONFIG_KERN
 133                 adc_process = proc_current();
 134         #endif
 135
 136         // Start convertion
 137         ADC_CR = BV(ADC_START);
 138
 139         #if CONFIG_KERN
 140                 // Ensure IRQs enabled.
 141                 ASSERT(IRQ_ENABLED());
 142                 sig_wait(SIG_ADC_COMPLETE);
 143         #else
 144                 //Wait in polling until is done
 145                 while (!(ADC_SR & BV(ADC_DRDY)));
 146         #endif
 147
 148         //Return the last converted data
 149         return(ADC_LCDR);
 150 }
 151
 152 /**
 153  * Init ADC hardware.
 154  */
 155 INLINE void adc_hw_init(void)
 156 {
 157         //Init ADC pins.
 158         ADC_INIT_PINS();
 159
 160         /*
 161          * Set adc mode register:
 162          * - Disable hardware trigger and enable software trigger.
 163          * - Select normal mode.
 164          * - Set ADC_BITS bit convertion resolution.
 165          *
 166          * \{
 167          */
 168         ADC_MR = 0;
 169         #if ADC_BITS == 10
 170                 ADC_MR &= ~BV(ADC_LOWRES);
 171         #elif ADC_BITS == 8
 172                 ADC_MR |= BV(ADC_LOWRES);
 173         #else
 174                 #error No select bit resolution is supported to this CPU
 175         #endif
 176         /* \} */
 177
 178         LOG_INFO("prescaler[%ld], stup[%ld], shtim[%ld]\n",ADC_COMPUTED_PRESCALER, ADC_COMPUTED_STARTUPTIME,  ADC_COMPUTED_SHTIME);
 179
 180
 181         //Apply computed prescaler value
 182         ADC_MR &= ~ADC_PRESCALER_MASK;
 183         ADC_MR |= ((ADC_COMPUTED_PRESCALER << ADC_PRESCALER_SHIFT) & ADC_PRESCALER_MASK);
 184         LOG_INFO("prescaler[%ld]\n", (ADC_COMPUTED_PRESCALER << ADC_PRESCALER_SHIFT) & ADC_PRESCALER_MASK);
 185
 186         //Apply computed start up time
 187         ADC_MR &= ~ADC_STARTUP_MASK;
 188         ADC_MR |= ((ADC_COMPUTED_STARTUPTIME << ADC_STARTUP_SHIFT) & ADC_STARTUP_MASK);
 189         LOG_INFO("sttime[%ld]\n", (ADC_COMPUTED_STARTUPTIME << ADC_STARTUP_SHIFT) & ADC_STARTUP_MASK);
 190
 191         //Apply computed sample and hold time
 192         ADC_MR &= ~ADC_SHTIME_MASK;
 193         ADC_MR |= ((ADC_COMPUTED_SHTIME << ADC_SHTIME_SHIFT) & ADC_SHTIME_MASK);
 194         LOG_INFO("shtime[%ld]\n", (ADC_COMPUTED_SHTIME << ADC_SHTIME_SHIFT) & ADC_SHTIME_MASK);
 195
 196         #if CONFIG_KERN
 197                 //Register and enable irq for adc.
 198                 adc_enable_irq();
 199         #endif
 200
 201 }