bertos/cpu/arm/hw/vectors_at91.S

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \author Francesco Sacchi <batt@develer.com>
  34  *
  35  * \brief Atmel AT91SAM interrupt vectors.
  36  */
  37
  38 /*
  39  * Section 0: Vector table and reset entry.
  40  */
  41         .section .vectors,"ax",%progbits
  42
  43         .global __vectors
  44 __vectors:
  45         ldr     pc, _init           /* Reset */
  46         ldr     pc, _undef          /* Undefined instruction */
  47         ldr     pc, _swi            /* Software interrupt */
  48         ldr     pc, _prefetch_abort /* Prefetch abort */
  49         ldr     pc, _data_abort     /* Data abort */
  50         .word   0                   /* Reserved */
  51
  52         /*
  53          * On IRQ the PC will be loaded from AIC_IVR, which
  54          * provides the address previously set in AIC_SVR.
  55          * The interrupt routine will be called in ARM_MODE_IRQ
  56          * with IRQ disabled and FIQ unchanged.
  57          */
  58         ldr     pc, [pc, #-0xF20]   /* Interrupt request, auto vectoring. */
  59         ldr     pc, [pc, #-0xF20]   /* Fast interrupt request, auto vectoring. */
  60
  61 _init:
  62         .word   __init
  63 _undef:
  64         .word   __undef
  65 _swi:
  66         .word   __swi
  67 _prefetch_abort:
  68         .word   __prefetch_abort
  69 _data_abort:
  70         .word   __data_abort
  71
  72         .ltorg