30971ad1dd70cfd6ba9abf98d3b9d5494f1a73cb
[bertos.git] / bertos / cpu / arm / scripts / openocd / at91sam7.cfg
1 #use combined on interfaces or targets that can't set TRST/SRST separately
2 reset_config srst_only srst_pulls_trst
3
4 if { [info exists CHIPNAME] } { 
5    set  _CHIPNAME $CHIPNAME    
6 } else {         
7    set  _CHIPNAME sam7
8 }
9
10 if { [info exists ENDIAN] } {   
11    set  _ENDIAN $ENDIAN    
12 } else {         
13    set  _ENDIAN little
14 }
15
16 if { [info exists CPUTAPID ] } {
17    set _CPUTAPID $CPUTAPID
18 } else {
19    set _CPUTAPID 0x3f0f0f0f
20 }
21
22 jtag newtap $_CHIPNAME cpu -irlen 4 -ircapture 0x1 -irmask 0xf -expected-id $_CPUTAPID
23
24 set _TARGETNAME [format "%s.cpu" $_CHIPNAME]
25 target create $_TARGETNAME arm7tdmi -endian $_ENDIAN -chain-position $_TARGETNAME -variant arm7tdmi
26
27 proc cpu_setup {} {
28         halt
29         sleep 10
30
31         arm7_9 dcc_downloads enable
32
33         armv4_5 core_state arm
34         arm7_9 fast_memory_access enable
35
36         # Init - taken from the script openocd_at91sam7_ecr.script
37         mww 0xfffffd44 0x00008000  # disable watchdog
38         mww 0xfffffd08 0xa5000001  # enable user reset
39         mww 0xfffffc20 0x00000601  # CKGR_MOR : enable the main oscillator
40         sleep 10
41         mww 0xfffffc2c 0x00481c0e   # CKGR_PLLR: 96.1097 MHz
42         sleep 10
43         mww 0xfffffc30 0x00000007  # PMC_MCKR : MCK = PLL / 2 ~= 48 MHz
44         sleep 10
45         mww 0xffffff60 0x003c0100  # MC_FMR: flash mode (FWS=1,FMCN=60)
46         # arm7_9 force_hw_bkpts enable  # program resides in flash
47         sleep 10
48 }
49
50 $_TARGETNAME configure -work-area-virt 0 -work-area-phys 0x00200000 -work-area-size 0x4000 -work-area-backup 0
51
52 #flash bank <driver> <base> <size> <chip_width> <bus_width>
53 flash bank at91sam7 0 0 0 0 0