bertos/cpu/cortex-m3/drv/adc_sam3.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2011 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief ADC hardware-specific implementation
  34  *
  35  * \author Daniele Basile <asterix@develer.com>
  36  */
  37
  38
  39 #include "adc_sam3.h"
  40
  41 #include "cfg/cfg_adc.h"
  42
  43 #include <cfg/macros.h>
  44 #include <cfg/compiler.h>
  45
  46 // Define log settings for cfg/log.h.
  47 #define LOG_LEVEL         ADC_LOG_LEVEL
  48 #define LOG_FORMAT        ADC_LOG_FORMAT
  49 #include <cfg/log.h>
  50
  51 #include <drv/adc.h>
  52 #include <drv/irq_cm3.h>
  53
  54 #include <cpu/irq.h>
  55
  56 #include <mware/event.h>
  57
  58 #include <io/cm3.h>
  59
  60
  61 /* We use event to signal the end of conversion */
  62 static Event adc_data_ready;
  63 /* The last converted data */
  64 static uint32_t data;
  65
  66 /**
  67  * ADC ISR.
  68  *
  69  * The interrupt is connected to ready data, so when the
  70  * adc ends the conversion we generate an event and then
  71  * we return the converted value.
  72  *
  73  * \note to clear the Ready data bit and End of conversion
  74  * bit we should read the Last Converted Data register, otherwise
  75  * the ready data interrupt loop on this call.
  76  */
  77 static DECLARE_ISR(adc_conversion_end_irq)
  78 {
  79         if (ADC_ISR & BV(ADC_DRDY))
  80         {
  81                 data = ADC_LDATA;
  82                 event_do(&adc_data_ready);
  83         }
  84 }
  85
  86 /**
  87  * Select mux channel \a ch.
  88  */
  89 void adc_hw_select_ch(uint8_t ch)
  90 {
  91         /* Disable all channels */
  92         ADC_CHDR = ADC_CH_MASK;
  93         /* Enable select channel */
  94         ADC_CHER = BV(ch);
  95 }
  96
  97 /**
  98  * Start an ADC convertion.
  99  */
 100 uint16_t adc_hw_read(void)
 101 {
 102         ADC_CR = BV(ADC_START);
 103         event_wait(&adc_data_ready);
 104         return(data);
 105 }
 106
 107 /**
 108  * Init ADC hardware.
 109  */
 110 void adc_hw_init(void)
 111 {
 112         /* Make sure that interrupt are enabled */
 113         IRQ_ASSERT_ENABLED();
 114
 115         /* Initialize the dataready event */
 116         event_initGeneric(&adc_data_ready);
 117
 118         /* Clock ADC peripheral */
 119         pmc_periphEnable(ADC_ID);
 120
 121          /* Reset adc controller */
 122         ADC_CR |= BV(ADC_SWRST);
 123
 124         /*
 125          * Set adc mode register:
 126          * - Disable hardware trigger and enable software trigger.
 127          * - Select normal mode.
 128          */
 129         ADC_MR = 0;
 130
 131         /* Set ADC_BITS bit convertion resolution. */
 132         #if ADC_BITS == 12
 133                 ADC_MR &= ~BV(ADC_LOWRES);
 134         #elif ADC_BITS == 10
 135                 ADC_MR |= BV(ADC_LOWRES);
 136         #else
 137                 #error No select bit resolution is supported to this CPU
 138         #endif
 139
 140         /* Setup ADC */
 141         LOG_INFO("Computed ADC_CLOCK %ld\n", ADC_CLOCK);
 142         ADC_MR |= ((ADC_PRESCALER << ADC_PRESCALER_SHIFT) & ADC_PRESCALER_MASK);
 143         LOG_INFO("prescaler[%ld]\n", ADC_PRESCALER);
 144         ADC_MR |= ((CONFIG_ADC_SUT << ADC_STARTUP_SHIFT) & ADC_STARTUP_MASK);
 145         LOG_INFO("starup[%d]\n", CONFIG_ADC_SUT);
 146         ADC_MR |= ((CONFIG_ADC_STTLING << ADC_SETTLING_SHIFT) & ADC_SETTLING_MASK);
 147         LOG_INFO("sttime[%d]\n", CONFIG_ADC_STTLING);
 148         ADC_MR |= ((CONFIG_ADC_TRACKTIM << ADC_TRACKTIM_SHIFT) & ADC_TRACKTIM_MASK);
 149         LOG_INFO("tracking[%d]\n", CONFIG_ADC_TRACKTIM);
 150         ADC_MR |= ((CONFIG_ADC_TRANSFER << ADC_TRANSFER_SHIFT) & ADC_TRANSFER_MASK);
 151         LOG_INFO("tranfer[%d]\n", CONFIG_ADC_TRANSFER);
 152
 153         /* Register and enable irq for adc. */
 154         sysirq_setHandler(INT_ADC, adc_conversion_end_irq);
 155         ADC_IER = BV(ADC_DRDY);
 156 }