Clean up, and reoder the code. Add comments.
[bertos.git] / bertos / cpu / cortex-m3 / drv / adc_stm32.c
1 /**
2  * \file
3  * <!--
4  * This file is part of BeRTOS.
5  *
6  * Bertos is free software; you can redistribute it and/or modify
7  * it under the terms of the GNU General Public License as published by
8  * the Free Software Foundation; either version 2 of the License, or
9  * (at your option) any later version.
10  *
11  * This program is distributed in the hope that it will be useful,
12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
14  * GNU General Public License for more details.
15  *
16  * You should have received a copy of the GNU General Public License
17  * along with this program; if not, write to the Free Software
18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
19  *
20  * As a special exception, you may use this file as part of a free software
21  * library without restriction.  Specifically, if other files instantiate
22  * templates or use macros or inline functions from this file, or you compile
23  * this file and link it with other files to produce an executable, this
24  * file does not by itself cause the resulting executable to be covered by
25  * the GNU General Public License.  This exception does not however
26  * invalidate any other reasons why the executable file might be covered by
27  * the GNU General Public License.
28  *
29  * Copyright 2008 Develer S.r.l. (http://www.develer.com/)
30  *
31  * -->
32  *
33  * \brief ADC hardware-specific implementation
34  *
35  * This ADC module should be use both whit kernel or none.
36  * If you are using a kernel, the adc drive does not wait the finish of
37  * conversion but use a singal every time a required conversion are
38  * ended. This signal wake up a process that return a result of
39  * conversion. Otherwise, if you not use a kernl, this module wait
40  * whit a loop the finishing of conversion.
41  *
42  *
43  * \author Daniele Basile <asterix@develer.com>
44  */
45
46
47 #include "adc_stm32.h"
48
49 #include <cpu/irq.h>
50
51 #include "cfg/cfg_adc.h"
52 #include "cfg/cfg_proc.h"
53 #include "cfg/cfg_signal.h"
54
55 #include <cfg/macros.h>
56 #include <cfg/compiler.h>
57 #include <cfg/debug.h>
58
59 // Define log settings for cfg/log.h.
60 #define LOG_LEVEL         ADC_LOG_LEVEL
61 #define LOG_FORMAT        ADC_LOG_FORMAT
62 #include <cfg/log.h>
63
64 #include <drv/adc.h>
65 #include <drv/clock_stm32.h>
66 #include <drv/gpio_stm32.h>
67 #include <drv/irq_cm3.h>
68
69 #include <io/stm32.h>
70
71
72 struct stm32_adc *adc = (struct stm32_adc *)ADC1_BASE;
73
74 /**
75  * Select mux channel \a ch.
76  * Generally the stm32 cpu family allow us to program the order
77  * of adc channel that we want to read.
78  * In this driver implementation we put as fist channel to read the
79  * select ones.
80  */
81 void adc_hw_select_ch(uint8_t ch)
82 {
83         /* We sample only from one channel */
84         adc->SQR1 |= BV(SQR1_SQ_LEN_SHIFT);
85         adc->SQR3 = (ch & SQR3_SQ_MASK);
86 }
87
88 static DECLARE_ISR(adc_redyRead)
89 {
90         kputs("end\n");
91 }
92 /**
93  * Start an ADC convertion.
94  * If a kernel is present, preempt until convertion is complete, otherwise
95  * a busy wait on ADC_DRDY bit is done.
96  */
97 uint16_t adc_hw_read(void)
98 {
99         /* Start convertion */
100     adc->CR2 |= CR2_EXTTRIG_SWSTRT_SET;
101
102         while (!(adc->SR & BV(SR_EOC)));
103
104         /* Return the last converted data */
105         return (adc->DR);
106 }
107
108 /**
109  * Init ADC hardware.
110  */
111 void adc_hw_init(void)
112 {
113         /* Enable clocking on AFIO */
114         RCC->APB2ENR |= RCC_APB2_AFIO;
115         RCC->APB2ENR |= (RCC_APB2_GPIOA | RCC_APB2_GPIOB | RCC_APB2_GPIOC);
116         RCC->APB2ENR |= RCC_APB2_ADC1;
117
118         /* Reset registry */
119         adc->CR1 = 0;
120         adc->CR2 = 0;
121         adc->SQR1 = 0;
122         adc->SQR2 = 0;
123         adc->SQR3 = 0;
124
125         /*
126          * Configure ADC
127          *  - Regular mode
128          *  - Wake up adc
129          *  - Wake up temperature and Vrefint
130          */
131         adc->CR2 |= (BV(CR2_ADON) | ADC_EXTERNALTRIGCONV_NONE | BV(CR2_TSVREFE));
132
133         /* Set 17.1usec sampling time on channel 16 and 17 */
134         adc->SMPR1 |= ((ADC_SAMPLETIME_239CYCLES5 << ADC_CHANNEL_16) |
135                 (ADC_SAMPLETIME_239CYCLES5 << ADC_CHANNEL_17));
136
137         /* Register the IRQ handler */
138         sysirq_setHandler(ADC_IRQHANDLER, adc_redyRead);
139         //adc->CR1 |= BV(CR1_EOCIE);
140
141 }