bertos/cpu/cortex-m3/drv/gpio_lm3s.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief LM3S1968 GPIO control interface.
  34  *
  35  * \author Andrea Righi <arighi@develer.com>
  36  */
  37
  38 #include <cfg/compiler.h>
  39 #include <cfg/debug.h>
  40 #include "io/lm3s.h"
  41 #include "gpio_lm3s.h"
  42
  43 /**
  44  * Configure a GPIO pin
  45  *
  46  * \param port Base address of the GPIO port
  47  * \param pins Bit-packed representation of the pin(s)
  48  * \param mode Pin(s) configuration mode
  49  * \param strength Output drive strength
  50  * \param type Pin(s) type
  51  *
  52  * Return 0 on success, otherwise a negative value.
  53  */
  54 int lm3s_gpio_pin_config(uint32_t port, uint8_t pins,
  55                 uint32_t mode, uint32_t strength, uint32_t type)
  56 {
  57         /* Set the pin direction and mode */
  58         switch (mode)
  59         {
  60         case GPIO_DIR_MODE_IN:
  61                 HWREG(port + GPIO_O_DIR)   &= ~pins;
  62                 HWREG(port + GPIO_O_AFSEL) &= ~pins;
  63                 break;
  64         case GPIO_DIR_MODE_OUT:
  65                 HWREG(port + GPIO_O_DIR)   |= pins;
  66                 HWREG(port + GPIO_O_AFSEL) &= ~pins;
  67                 break;
  68         case GPIO_DIR_MODE_HW:
  69                 HWREG(port + GPIO_O_DIR)   &= ~pins;
  70                 HWREG(port + GPIO_O_AFSEL) |= pins;
  71                 break;
  72         default:
  73                 ASSERT(0);
  74                 return -1;
  75         }
  76         /* Set the output strength */
  77         switch (strength)
  78         {
  79         case GPIO_STRENGTH_2MA:
  80                 HWREG(port + GPIO_O_DR2R) |= pins;
  81                 HWREG(port + GPIO_O_DR4R) &= ~pins;
  82                 HWREG(port + GPIO_O_DR8R) &= ~pins;
  83                 HWREG(port + GPIO_O_SLR)  &= ~pins;
  84                 break;
  85         case GPIO_STRENGTH_4MA:
  86                 HWREG(port + GPIO_O_DR2R) &= ~pins;
  87                 HWREG(port + GPIO_O_DR4R) |= pins;
  88                 HWREG(port + GPIO_O_DR8R) &= ~pins;
  89                 HWREG(port + GPIO_O_SLR)  &= ~pins;
  90                 break;
  91         case GPIO_STRENGTH_8MA:
  92                 HWREG(port + GPIO_O_DR2R) &= ~pins;
  93                 HWREG(port + GPIO_O_DR4R) &= ~pins;
  94                 HWREG(port + GPIO_O_DR8R) |= pins;
  95                 HWREG(port + GPIO_O_SLR)  &= ~pins;
  96                 break;
  97         case GPIO_STRENGTH_8MA_SC:
  98                 HWREG(port + GPIO_O_DR2R) &= ~pins;
  99                 HWREG(port + GPIO_O_DR4R) &= ~pins;
 100                 HWREG(port + GPIO_O_DR8R) |= pins;
 101                 HWREG(port + GPIO_O_SLR)  |= pins;
 102                 break;
 103         default:
 104                 ASSERT(0);
 105                 return -1;
 106         }
 107         /* Set the pin type */
 108         switch (type)
 109         {
 110         case GPIO_PIN_TYPE_STD:
 111                 HWREG(port + GPIO_O_ODR)   &= ~pins;
 112                 HWREG(port + GPIO_O_PUR)   &= ~pins;
 113                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 114                 HWREG(port + GPIO_O_DEN)   |= pins;
 115                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 116                 break;
 117         case GPIO_PIN_TYPE_STD_WPU:
 118                 HWREG(port + GPIO_O_ODR)   &= ~pins;
 119                 HWREG(port + GPIO_O_PUR)   |= pins;
 120                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 121                 HWREG(port + GPIO_O_DEN)   |= pins;
 122                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 123                 break;
 124         case GPIO_PIN_TYPE_STD_WPD:
 125                 HWREG(port + GPIO_O_ODR)   &= ~pins;
 126                 HWREG(port + GPIO_O_PUR)   &= ~pins;
 127                 HWREG(port + GPIO_O_PDR)   |= pins;
 128                 HWREG(port + GPIO_O_DEN)   |= pins;
 129                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 130                 break;
 131         case GPIO_PIN_TYPE_OD:
 132                 HWREG(port + GPIO_O_ODR)   |= pins;
 133                 HWREG(port + GPIO_O_PUR)   &= ~pins;
 134                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 135                 HWREG(port + GPIO_O_DEN)   |= pins;
 136                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 137                 break;
 138         case GPIO_PIN_TYPE_OD_WPU:
 139                 HWREG(port + GPIO_O_ODR)   |= pins;
 140                 HWREG(port + GPIO_O_PUR)   |= pins;
 141                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 142                 HWREG(port + GPIO_O_DEN)   |= pins;
 143                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 144                 break;
 145         case GPIO_PIN_TYPE_OD_WPD:
 146                 HWREG(port + GPIO_O_ODR)   |= pins;
 147                 HWREG(port + GPIO_O_PUR)   &= pins;
 148                 HWREG(port + GPIO_O_PDR)   |= pins;
 149                 HWREG(port + GPIO_O_DEN)   |= pins;
 150                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 151                 break;
 152         case GPIO_PIN_TYPE_ANALOG:
 153                 HWREG(port + GPIO_O_ODR)   &= ~pins;
 154                 HWREG(port + GPIO_O_PUR)   &= ~pins;
 155                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 156                 HWREG(port + GPIO_O_DEN)   &= ~pins;
 157                 HWREG(port + GPIO_O_AMSEL) |= pins;
 158         default:
 159                 ASSERT(0);
 160                 return -1;
 161         }
 162         return 0;
 163 }