bertos/cpu/cortex-m3/drv/gpio_lm3s.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief LM3S1968 GPIO control interface.
  34  *
  35  * \author Andrea Righi <arighi@develer.com>
  36  */
  37
  38 #include <cfg/compiler.h>
  39 #include <cfg/debug.h>
  40 #include <io/lm3s.h>
  41 #include "gpio_lm3s.h"
  42
  43 /* Set the pin(s) direction and mode */
  44 INLINE int lm3s_gpioPinConfigMode(uint32_t port, uint8_t pins, uint32_t mode)
  45 {
  46         switch (mode)
  47         {
  48         case GPIO_DIR_MODE_IN:
  49                 HWREG(port + GPIO_O_DIR)   &= ~pins;
  50                 HWREG(port + GPIO_O_AFSEL) &= ~pins;
  51                 break;
  52         case GPIO_DIR_MODE_OUT:
  53                 HWREG(port + GPIO_O_DIR)   |= pins;
  54                 HWREG(port + GPIO_O_AFSEL) &= ~pins;
  55                 break;
  56         case GPIO_DIR_MODE_HW:
  57                 HWREG(port + GPIO_O_DIR)   &= ~pins;
  58                 HWREG(port + GPIO_O_AFSEL) |= pins;
  59                 break;
  60         default:
  61                 ASSERT(0);
  62                 return -1;
  63         }
  64         return 0;
  65 }
  66
  67 /* Set the pin(s) output strength */
  68 INLINE int
  69 lm3s_gpioPinConfigStrength(uint32_t port, uint8_t pins, uint32_t strength)
  70 {
  71         switch (strength)
  72         {
  73         case GPIO_STRENGTH_2MA:
  74                 HWREG(port + GPIO_O_DR2R) |= pins;
  75                 HWREG(port + GPIO_O_DR4R) &= ~pins;
  76                 HWREG(port + GPIO_O_DR8R) &= ~pins;
  77                 HWREG(port + GPIO_O_SLR)  &= ~pins;
  78                 break;
  79         case GPIO_STRENGTH_4MA:
  80                 HWREG(port + GPIO_O_DR2R) &= ~pins;
  81                 HWREG(port + GPIO_O_DR4R) |= pins;
  82                 HWREG(port + GPIO_O_DR8R) &= ~pins;
  83                 HWREG(port + GPIO_O_SLR)  &= ~pins;
  84                 break;
  85         case GPIO_STRENGTH_8MA:
  86                 HWREG(port + GPIO_O_DR2R) &= ~pins;
  87                 HWREG(port + GPIO_O_DR4R) &= ~pins;
  88                 HWREG(port + GPIO_O_DR8R) |= pins;
  89                 HWREG(port + GPIO_O_SLR)  &= ~pins;
  90                 break;
  91         case GPIO_STRENGTH_8MA_SC:
  92                 HWREG(port + GPIO_O_DR2R) &= ~pins;
  93                 HWREG(port + GPIO_O_DR4R) &= ~pins;
  94                 HWREG(port + GPIO_O_DR8R) |= pins;
  95                 HWREG(port + GPIO_O_SLR)  |= pins;
  96                 break;
  97         default:
  98                 ASSERT(0);
  99                 return -1;
 100         }
 101         return 0;
 102 }
 103
 104 /* Set the pin(s) type */
 105 INLINE int lm3s_gpioPinConfigType(uint32_t port, uint8_t pins, uint32_t type)
 106 {
 107         switch (type)
 108         {
 109         case GPIO_PIN_TYPE_ANALOG:
 110                 HWREG(port + GPIO_O_ODR)   &= ~pins;
 111                 HWREG(port + GPIO_O_PUR)   &= ~pins;
 112                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 113                 HWREG(port + GPIO_O_DEN)   &= ~pins;
 114                 HWREG(port + GPIO_O_AMSEL) |= pins;
 115                 break;
 116         case GPIO_PIN_TYPE_STD:
 117                 HWREG(port + GPIO_O_ODR)   &= ~pins;
 118                 HWREG(port + GPIO_O_PUR)   &= ~pins;
 119                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 120                 HWREG(port + GPIO_O_DEN)   |= pins;
 121                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 122                 break;
 123         case GPIO_PIN_TYPE_STD_WPU:
 124                 HWREG(port + GPIO_O_ODR)   &= ~pins;
 125                 HWREG(port + GPIO_O_PUR)   |= pins;
 126                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 127                 HWREG(port + GPIO_O_DEN)   |= pins;
 128                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 129                 break;
 130         case GPIO_PIN_TYPE_STD_WPD:
 131                 HWREG(port + GPIO_O_ODR)   &= ~pins;
 132                 HWREG(port + GPIO_O_PUR)   &= ~pins;
 133                 HWREG(port + GPIO_O_PDR)   |= pins;
 134                 HWREG(port + GPIO_O_DEN)   |= pins;
 135                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 136                 break;
 137         case GPIO_PIN_TYPE_OD:
 138                 HWREG(port + GPIO_O_ODR)   |= pins;
 139                 HWREG(port + GPIO_O_PUR)   &= ~pins;
 140                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 141                 HWREG(port + GPIO_O_DEN)   |= pins;
 142                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 143                 break;
 144         case GPIO_PIN_TYPE_OD_WPU:
 145                 HWREG(port + GPIO_O_ODR)   |= pins;
 146                 HWREG(port + GPIO_O_PUR)   |= pins;
 147                 HWREG(port + GPIO_O_PDR)   &= ~pins;
 148                 HWREG(port + GPIO_O_DEN)   |= pins;
 149                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 150                 break;
 151         case GPIO_PIN_TYPE_OD_WPD:
 152                 HWREG(port + GPIO_O_ODR)   |= pins;
 153                 HWREG(port + GPIO_O_PUR)   &= pins;
 154                 HWREG(port + GPIO_O_PDR)   |= pins;
 155                 HWREG(port + GPIO_O_DEN)   |= pins;
 156                 HWREG(port + GPIO_O_AMSEL) &= ~pins;
 157                 break;
 158         default:
 159                 ASSERT(0);
 160                 return -1;
 161         }
 162         return 0;
 163 }
 164
 165 /**
 166  * Configure a GPIO pin
 167  *
 168  * \param port Base address of the GPIO port
 169  * \param pins Bit-packed representation of the pin(s)
 170  * \param mode Pin(s) configuration mode
 171  * \param strength Output drive strength
 172  * \param type Pin(s) type
 173  *
 174  * Return 0 on success, otherwise a negative value.
 175  */
 176 int lm3s_gpioPinConfig(uint32_t port, uint8_t pins,
 177                 uint32_t mode, uint32_t strength, uint32_t type)
 178 {
 179         int ret;
 180
 181         ret = lm3s_gpioPinConfigMode(port, pins, mode);
 182         if (UNLIKELY(ret < 0))
 183                 return ret;
 184         ret = lm3s_gpioPinConfigStrength(port, pins, strength);
 185         if (UNLIKELY(ret < 0))
 186                 return ret;
 187         ret = lm3s_gpioPinConfigType(port, pins, type);
 188         if (UNLIKELY(ret < 0))
 189                 return ret;
 190         return 0;
 191 }