bertos/cpu/cortex-m3/drv/gpio_stm32.h

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief STM32 GPIO control interface.
  34  */
  35
  36 #ifndef GPIO_STM32_H
  37 #define GPIO_STM32_H
  38
  39 #include <io/stm32.h>
  40
  41 /* GPIO configuration registers structure */
  42 struct stm32_gpio
  43 {
  44         reg32_t CRL;
  45         reg32_t CRH;
  46         reg32_t IDR;
  47         reg32_t ODR;
  48         reg32_t BSRR;
  49         reg32_t BRR;
  50         reg32_t LCKR;
  51 };
  52
  53 /**
  54  * GPIO mode
  55  */
  56 /*\{*/
  57 enum
  58 {
  59         GPIO_MODE_AIN = 0x0,
  60         GPIO_MODE_IN_FLOATING = 0x04,
  61         GPIO_MODE_IPD = 0x28,
  62         GPIO_MODE_IPU = 0x48,
  63         GPIO_MODE_OUT_OD = 0x14,
  64         GPIO_MODE_OUT_PP = 0x10,
  65         GPIO_MODE_AF_OD = 0x1C,
  66         GPIO_MODE_AF_PP = 0x18,
  67 };
  68 /*\}*/
  69
  70 /**
  71  * GPIO speed
  72  */
  73 /*\{*/
  74 enum
  75 {
  76         GPIO_SPEED_10MHZ = 1,
  77         GPIO_SPEED_2MHZ,
  78         GPIO_SPEED_50MHZ,
  79 };
  80 /*\}*/
  81
  82 /* Write a value to the specified pin(s) */
  83 INLINE void
  84 stm32_gpioPinWrite(struct stm32_gpio *base, uint32_t pins, uint8_t val)
  85 {
  86         if (val)
  87                 base->BSRR |= pins;
  88         else
  89                 base->BRR  |= pins;
  90 }
  91
  92 /* Read a value from the specified pin(s) */
  93 INLINE uint8_t stm32_gpioPinRead(struct stm32_gpio *base, uint32_t pins)
  94 {
  95         return !!(base->IDR & pins);
  96 }
  97
  98 /* Initialize a GPIO peripheral configuration */
  99 int stm32_gpioPinConfig(struct stm32_gpio *base,
 100                         uint16_t pins, uint8_t mode, uint8_t speed);
 101
 102 #endif /* GPIO_STM32_H */