bertos/cpu/cortex-m3/drv/kdebug_sam3.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief AT91SAM3 debug support (implementation).
  34  *
  35  * \author Stefano Fedrigo <aleph@develer.com>
  36  */
  37
  38 #include <cfg/cfg_debug.h>
  39 #include <cfg/macros.h> /* for BV() */
  40
  41 #include <io/sam3_ints.h>
  42 #include <io/sam3_gpio.h>
  43 #include <io/sam3_pmc.h>
  44 #include <io/sam3_uart.h>
  45
  46
  47 #if CONFIG_KDEBUG_PORT == 0
  48         #define UART_BASE       UART0_BASE
  49         #define UART_INT        INT_UART0
  50         #define UART_GPIO_BASE  GPIO_PORTA_BASE
  51         #define UART_PINS       (GPIO_UART0_RX_PIN | GPIO_UART0_TX_PIN)
  52 #elif (CONFIG_KDEBUG_PORT == 1) && !defined(CPU_CM3_AT91SAM3U)
  53         #define UART_BASE       UART1_BASE
  54         #define UART_INT        INT_UART1
  55         #define UART_GPIO_BASE  GPIO_PORTB_BASE
  56         #define UART_PINS       (GPIO_UART1_RX_PIN | GPIO_UART1_TX_PIN)
  57 #else
  58         #error "UART port not supported in this board"
  59 #endif
  60
  61 // TODO: refactor serial simple functions and use them, see lm3s kdebug
  62 #define KDBG_WAIT_READY()     while (!(HWREG(UART_BASE + UART_SR) & UART_SR_TXRDY)) {}
  63 #define KDBG_WAIT_TXDONE()    while (!(HWREG(UART_BASE + UART_SR) & UART_SR_TXEMPTY)) {}
  64
  65 #define KDBG_WRITE_CHAR(c)    do { HWREG(UART_BASE + UART_THR) = (c); } while(0)
  66
  67 /* Debug unit is used only for debug purposes so does not generate interrupts. */
  68 #define KDBG_MASK_IRQ(old)    do { (void)old; } while(0)
  69
  70 /* Debug unit is used only for debug purposes so does not generate interrupts. */
  71 #define KDBG_RESTORE_IRQ(old) do { (void)old; } while(0)
  72
  73 typedef uint32_t kdbg_irqsave_t;
  74
  75
  76 INLINE void kdbg_hw_init(void)
  77 {
  78         /* Disable PIO mode and set appropriate UART pins peripheral mode */
  79         HWREG(UART_GPIO_BASE + GPIO_PDR) = UART_PINS;
  80         HWREG(UART_GPIO_BASE + GPIO_ABCDSR1) &= ~UART_PINS;
  81         HWREG(UART_GPIO_BASE + GPIO_ABCDSR2) &= ~UART_PINS;
  82
  83         /* Enable the peripheral clock */
  84         PMC_PCER_R |= BV(UART_INT);
  85
  86         /* Reset and disable receiver & transmitter */
  87         HWREG(UART_BASE + UART_CR) = UART_CR_RSTRX | UART_CR_RSTTX | UART_CR_RXDIS | UART_CR_TXDIS;
  88
  89         /* Set mode: normal, no parity */
  90         HWREG(UART_BASE + UART_MR) = UART_MR_PAR_NO;
  91
  92         /* Set baud rate */
  93         HWREG(UART_BASE + UART_BRGR) = CPU_FREQ / CONFIG_KDEBUG_BAUDRATE / 16;
  94
  95         /* Enable receiver & transmitter */
  96         HWREG(UART_BASE + UART_CR) = UART_CR_RXEN | UART_CR_TXEN;
  97 }