bertos/cpu/cortex-m3/hw/init_cm3.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief Cortex-M3 architecture's entry point
  34  *
  35  * \author Andrea Righi <arighi@develer.com>
  36  */
  37
  38 #include "cfg/cfg_proc.h" /* CONFIG_KERN_PREEMPT */
  39 #include "switch_ctx_cm3.h"
  40
  41 #include <cfg/compiler.h>
  42 #include <cfg/debug.h>
  43
  44 #include <cpu/attr.h> /* PAUSE */
  45 #include <cpu/irq.h> /* IRQ_DISABLE */
  46 #include <cpu/types.h>
  47
  48 #include <drv/irq_cm3.h>
  49
  50 #include <kern/proc_p.h>
  51
  52 #if CPU_CM3_LM3S
  53 #include <drv/clock_lm3s.h>
  54 #include <io/lm3s.h>
  55 #elif CPU_CM3_STM32
  56 #include <drv/clock_stm32.h>
  57 #include <io/stm32.h>
  58 #endif
  59
  60 extern size_t __text_end, __data_start, __data_end, __bss_start, __bss_end;
  61
  62 extern void __init2(void);
  63
  64 /* Architecture's entry point */
  65 void __init2(void)
  66 {
  67         /*
  68          * The main application expects IRQs disabled.
  69          */
  70         IRQ_DISABLE;
  71
  72         /* Set the appropriate clocking configuration */
  73         clock_init();
  74
  75         /* Initialize IRQ vector table in RAM */
  76         sysirq_init();
  77
  78 #if (CONFIG_KERN && CONFIG_KERN_PREEMPT)
  79         /*
  80          * Voluntary context switch handler.
  81          *
  82          * This software interrupt can always be triggered and must be
  83          * dispatched as soon as possible, thus we just disable IRQ priority
  84          * for it.
  85          */
  86         sysirq_setHandler(FAULT_SVCALL, svcall_handler);
  87         sysirq_setPriority(FAULT_SVCALL, IRQ_PRIO_MAX);
  88         /*
  89          * Preemptible context switch handler
  90          *
  91          * The priority of this IRQ must be the lowest priority in the system
  92          * in order to run last in the interrupt service routines' chain.
  93          */
  94         sysirq_setHandler(FAULT_PENDSV, pendsv_handler);
  95         sysirq_setPriority(FAULT_PENDSV, IRQ_PRIO_MIN);
  96 #endif
  97 }