bertos/cpu/cortex-m3/hw/init_lm3s.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief Cortex-M3 architecture's entry point
  34  *
  35  * \author Andrea Righi <arighi@develer.com>
  36  */
  37
  38 #include <cfg/compiler.h>
  39 #include <cfg/cfg_proc.h> /* CONFIG_KERN_PREEMPT */
  40 #include <kern/proc_p.h>
  41 #include <cfg/debug.h>
  42 #include <cpu/attr.h> /* PAUSE */
  43 #include <cpu/irq.h> /* IRQ_DISABLE */
  44 #include <cpu/types.h>
  45 #include "drv/irq_lm3s.h"
  46 #include "drv/clock_lm3s.h"
  47 #include "io/lm3s.h"
  48
  49 extern size_t __text_end, __data_start, __data_end, __bss_start, __bss_end;
  50
  51 extern void __init2(void);
  52
  53 #if CONFIG_KERN_PREEMPT
  54 /*
  55  * Voluntary context switch handler.
  56  */
  57 static void NAKED svcall_handler(void)
  58 {
  59         asm volatile (
  60         /* Save context */
  61                 "mrs r3, basepri\n\t"
  62                 "mrs ip, psp\n\t"
  63                 "stmdb ip!, {r3-r11, lr}\n\t"
  64         /* Stack switch */
  65                 "str ip, [r1]\n\t"
  66                 "ldr ip, [r0]\n\t"
  67         /* Restore context */
  68                 "ldmia ip!, {r3-r11, lr}\n\t"
  69                 "msr psp, ip\n\t"
  70                 "msr basepri, r3\n\t"
  71                 "bx lr" : : : "memory");
  72 }
  73
  74 /*
  75  * Preemptible context switch handler.
  76  */
  77 static void NAKED pendsv_handler(void)
  78 {
  79         register cpu_stack_t *stack asm("ip");
  80
  81         asm volatile (
  82                 "mrs r3, basepri\n\t"
  83                 "mov %0, %2\n\t"
  84                 "msr basepri, %0\n\t"
  85                 "mrs %0, psp\n\t"
  86                 "stmdb %0!, {r3-r11, lr}\n\t"
  87                 : "=r"(stack)
  88                 : "r"(stack), "i"(IRQ_PRIO_DISABLED)
  89                 : "r3", "memory");
  90         proc_current()->stack = stack;
  91         proc_preempt();
  92         stack = proc_current()->stack;
  93         asm volatile (
  94                 "ldmia %0!, {r3-r11, lr}\n\t"
  95                 "msr psp, %0\n\t"
  96                 "msr basepri, r3\n\t"
  97                 "bx lr"
  98                 : "=r"(stack) : "r"(stack)
  99                 : "memory");
 100 }
 101 #endif
 102
 103 /* Architecture's entry point */
 104 void __init2(void)
 105 {
 106         /*
 107          * The main application expects IRQs disabled.
 108          */
 109         IRQ_DISABLE;
 110
 111         /*
 112          * PLL may not function properly at default LDO setting.
 113          *
 114          * Description:
 115          *
 116          * In designs that enable and use the PLL module, unstable device
 117          * behavior may occur with the LDO set at its default of 2.5 volts or
 118          * below (minimum of 2.25 volts). Designs that do not use the PLL
 119          * module are not affected.
 120          *
 121          * Workaround: Prior to enabling the PLL module, it is recommended that
 122          * the default LDO voltage setting of 2.5 V be adjusted to 2.75 V using
 123          * the LDO Power Control (LDOPCTL) register.
 124          *
 125          * Silicon Revision Affected: A1, A2
 126          *
 127          * See also: Stellaris LM3S1968 A2 Errata documentation.
 128          */
 129         if (REVISION_IS_A1 | REVISION_IS_A2)
 130                 HWREG(SYSCTL_LDOPCTL) = SYSCTL_LDOPCTL_2_75V;
 131
 132         /* Set the appropriate clocking configuration */
 133         clock_set_rate();
 134
 135         /* Initialize IRQ vector table in RAM */
 136         sysirq_init();
 137
 138 #if CONFIG_KERN_PREEMPT
 139         /*
 140          * Voluntary context switch handler.
 141          *
 142          * This software interrupt can always be triggered and must be
 143          * dispatched as soon as possible, thus we just disable IRQ priority
 144          * for it.
 145          */
 146         sysirq_setHandler(FAULT_SVCALL, svcall_handler);
 147         sysirq_setPriority(FAULT_SVCALL, IRQ_PRIO_MAX);
 148         /*
 149          * Preemptible context switch handler
 150          *
 151          * The priority of this IRQ must be the lowest priority in the system
 152          * in order to run last in the interrupt service routines' chain.
 153          */
 154         sysirq_setHandler(FAULT_PENDSV, pendsv_handler);
 155         sysirq_setPriority(FAULT_PENDSV, IRQ_PRIO_MIN);
 156 #endif
 157 }