bertos/cpu/cortex-m3/hw/vectors_lm3s.S

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief LM3S1968 startup interrupt vector table
  34  *
  35  * \author Andrea Righi <arighi@develer.com>
  36  */
  37
  38 .syntax unified
  39 .thumb
  40
  41 .text
  42 .thumb_func
  43 default_isr:
  44         wfi
  45         b default_isr
  46
  47 .section .vectors,"ax",%progbits
  48
  49 irq_vectors:
  50         .word __msp_end         /* Initial stack pointer */
  51         .word __init            /* The reset handler */
  52         .word default_isr       /* The NMI handler */
  53         .word   default_isr     /* The hard fault handler */
  54         .word default_isr       /* The MPU fault handler */
  55         .word default_isr       /* The bus fault handler */
  56         .word default_isr       /* The usage fault handler */
  57         .word 0                 /* Reserved */
  58         .word 0                 /* Reserved */
  59         .word 0                 /* Reserved */
  60         .word 0                 /* Reserved */
  61         .word default_isr       /* SVCall handler */
  62         .word default_isr       /* Debug monitor handler */
  63         .word 0                 /* Reserved */
  64         .word default_isr       /* The PendSV handler */
  65         .word default_isr       /* The SysTick handler */
  66         .word default_isr       /* GPIO Port A */
  67         .word default_isr       /* GPIO Port B */
  68         .word default_isr       /* GPIO Port C */
  69         .word default_isr       /* GPIO Port D */
  70         .word default_isr       /* GPIO Port E */
  71         .word default_isr       /* UART0 Rx and Tx */
  72         .word default_isr       /* UART1 Rx and Tx */
  73         .word default_isr       /* SSI0 Rx and Tx */
  74         .word default_isr       /* I2C0 Master and Slave */
  75         .word default_isr       /* PWM Fault */
  76         .word default_isr       /* PWM Generator 0 */
  77         .word default_isr       /* PWM Generator 1 */
  78         .word default_isr       /* PWM Generator 2 */
  79         .word default_isr       /* Quadrature Encoder 0 */
  80         .word default_isr       /* ADC Sequence 0 */
  81         .word default_isr       /* ADC Sequence 1 */
  82         .word default_isr       /* ADC Sequence 2 */
  83         .word default_isr       /* ADC Sequence 3 */
  84         .word default_isr       /* Watchdog timer */
  85         .word default_isr       /* Timer 0 subtimer A */
  86         .word default_isr       /* Timer 0 subtimer B */
  87         .word default_isr       /* Timer 1 subtimer A */
  88         .word default_isr       /* Timer 1 subtimer B */
  89         .word default_isr       /* Timer 2 subtimer A */
  90         .word default_isr       /* Timer 2 subtimer B */
  91         .word default_isr       /* Analog Comparator 0 */
  92         .word default_isr       /* Analog Comparator 1 */
  93         .word default_isr       /* Analog Comparator 2 */
  94         .word default_isr       /* System Control (PLL, OSC, BO) */
  95         .word default_isr       /* FLASH Control */
  96         .word default_isr       /* GPIO Port F */
  97         .word default_isr       /* GPIO Port G */
  98         .word default_isr       /* GPIO Port H */
  99         .word default_isr       /* UART2 Rx and Tx */
 100         .word default_isr       /* SSI1 Rx and Tx */
 101         .word default_isr       /* Timer 3 subtimer A */
 102         .word default_isr       /* Timer 3 subtimer B */
 103         .word default_isr       /* I2C1 Master and Slave */
 104         .word default_isr       /* Quadrature Encoder 1 */
 105         .word default_isr       /* CAN0 */
 106         .word default_isr       /* CAN1 */
 107         .word default_isr       /* CAN2 */
 108         .word default_isr       /* Ethernet */
 109         .word default_isr       /* Hibernate */