bertos/cpu/cortex-m3/io/sam3_ints.h

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief AT91SAM3 interrupt definitions.
  34  */
  35
  36 #ifndef SAM3_INTS_H
  37 #define SAM3_INTS_H
  38
  39 /**
  40  * Defines for the interrupt assignments.
  41  */
  42 /*\{*/
  43 #define INT_SUPC     0  ///< Supply Controller (SUPC)
  44 #define INT_RSTC     1  ///< Reset Controller (RSTC)
  45 #define INT_RTC      2  ///< Real Time Clock (RTC)
  46 #define INT_RTT      3  ///< Real Time Timer (RTT)
  47 #define INT_WDT      4  ///< Watchdog Timer (WDT)
  48 #define INT_PMC      5  ///< Power Management Controller (PMC)
  49 #define INT_EFC      6  ///< Enhanced Flash Controller (EFC)
  50 #define INT_UART0    8  ///< UART 0 (UART0)
  51 #define INT_UART1    9  ///< UART 1 (UART1)
  52 #define INT_PIOA    11  ///< Parallel I/O Controller A (PIOA)
  53 #define INT_PIOB    12  ///< Parallel I/O Controller B (PIOB)
  54 #define INT_PIOC    13  ///< Parallel I/O Controller C (PIOC)
  55 #define INT_USART0  14  ///< USART 0 (USART0)
  56 #define INT_USART1  15  ///< USART 1 (USART1)
  57 #define INT_TWI0    19  ///< Two Wire Interface 0 (TWI0)
  58 #define INT_TWI1    20  ///< Two Wire Interface 1 (TWI1)
  59 #define INT_SPI     21  ///< Serial Peripheral Interface (SPI)
  60 #define INT_TC0     23  ///< Timer/Counter 0 (TC0)
  61 #define INT_TC1     24  ///< Timer/Counter 1 (TC1)
  62 #define INT_TC2     25  ///< Timer/Counter 2 (TC2)
  63 #define INT_TC3     26  ///< Timer/Counter 3 (TC3)
  64 #define INT_TC4     27  ///< Timer/Counter 4 (TC4)
  65 #define INT_TC5     28  ///< Timer/Counter 5 (TC5)
  66 #define INT_ADC     29  ///< Analog To Digital Converter (ADC)
  67 #define INT_DACC    30  ///< Digital To Analog Converter (DACC)
  68 #define INT_PWM     31  ///< Pulse Width Modulation (PWM)
  69 /*\}*/
  70
  71 /**
  72  * Total number of interrupts.
  73  */
  74 /*\{*/
  75 #define NUM_INTERRUPTS  32
  76 /*\}*/
  77
  78 #endif /* SAM3_INTS_H */