bertos/cpu/cortex-m3/io/stm32.h

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief STM32 registers definition.
  34  */
  35
  36 #ifndef STM32_H
  37 #define STM32_H
  38
  39 #include <cfg/compiler.h>
  40 #include <io/cm3_types.h>
  41 #include <io/stm32_memmap.h>
  42
  43 /**
  44  * The following are defines for the fault assignments.
  45  */
  46 /*\{*/
  47 #define FAULT_NMI               2           ///< NMI fault
  48 #define FAULT_HARD              3           ///< Hard fault
  49 #define FAULT_MPU               4           ///< MPU fault
  50 #define FAULT_BUS               5           ///< Bus fault
  51 #define FAULT_USAGE             6           ///< Usage fault
  52 #define FAULT_SVCALL            11          ///< SVCall
  53 #define FAULT_DEBUG             12          ///< Debug monitor
  54 #define FAULT_PENDSV            14          ///< PendSV
  55 #define FAULT_SYSTICK           15          ///< System Tick
  56 /*\}*/
  57
  58 /**
  59  * The following are defines for the total number of interrupts.
  60  */
  61 /*\{*/
  62 #define NUM_INTERRUPTS          71
  63 /*\}*/
  64
  65 /**
  66  * NVIC registers (NVIC)
  67  */
  68 /*\{*/
  69 #define NVIC_INT_TYPE_R         (*((reg32_t *)0xE000E004))
  70 #define NVIC_ST_CTRL_R          (*((reg32_t *)0xE000E010))
  71 #define NVIC_ST_RELOAD_R        (*((reg32_t *)0xE000E014))
  72 #define NVIC_ST_CURRENT_R       (*((reg32_t *)0xE000E018))
  73 #define NVIC_ST_CAL_R           (*((reg32_t *)0xE000E01C))
  74 #define NVIC_EN0_R              (*((reg32_t *)0xE000E100))
  75 #define NVIC_EN1_R              (*((reg32_t *)0xE000E104))
  76 #define NVIC_DIS0_R             (*((reg32_t *)0xE000E180))
  77 #define NVIC_DIS1_R             (*((reg32_t *)0xE000E184))
  78 #define NVIC_PEND0_R            (*((reg32_t *)0xE000E200))
  79 #define NVIC_PEND1_R            (*((reg32_t *)0xE000E204))
  80 #define NVIC_UNPEND0_R          (*((reg32_t *)0xE000E280))
  81 #define NVIC_UNPEND1_R          (*((reg32_t *)0xE000E284))
  82 #define NVIC_ACTIVE0_R          (*((reg32_t *)0xE000E300))
  83 #define NVIC_ACTIVE1_R          (*((reg32_t *)0xE000E304))
  84 #define NVIC_PRI0_R             (*((reg32_t *)0xE000E400))
  85 #define NVIC_PRI1_R             (*((reg32_t *)0xE000E404))
  86 #define NVIC_PRI2_R             (*((reg32_t *)0xE000E408))
  87 #define NVIC_PRI3_R             (*((reg32_t *)0xE000E40C))
  88 #define NVIC_PRI4_R             (*((reg32_t *)0xE000E410))
  89 #define NVIC_PRI5_R             (*((reg32_t *)0xE000E414))
  90 #define NVIC_PRI6_R             (*((reg32_t *)0xE000E418))
  91 #define NVIC_PRI7_R             (*((reg32_t *)0xE000E41C))
  92 #define NVIC_PRI8_R             (*((reg32_t *)0xE000E420))
  93 #define NVIC_PRI9_R             (*((reg32_t *)0xE000E424))
  94 #define NVIC_PRI10_R            (*((reg32_t *)0xE000E428))
  95 #define NVIC_CPUID_R            (*((reg32_t *)0xE000ED00))
  96 #define NVIC_INT_CTRL_R         (*((reg32_t *)0xE000ED04))
  97 #define NVIC_VTABLE_R           (*((reg32_t *)0xE000ED08))
  98 #define NVIC_APINT_R            (*((reg32_t *)0xE000ED0C))
  99 #define NVIC_SYS_CTRL_R         (*((reg32_t *)0xE000ED10))
 100 #define NVIC_CFG_CTRL_R         (*((reg32_t *)0xE000ED14))
 101 #define NVIC_SYS_PRI1_R         (*((reg32_t *)0xE000ED18))
 102 #define NVIC_SYS_PRI2_R         (*((reg32_t *)0xE000ED1C))
 103 #define NVIC_SYS_PRI3_R         (*((reg32_t *)0xE000ED20))
 104 #define NVIC_SYS_HND_CTRL_R     (*((reg32_t *)0xE000ED24))
 105 #define NVIC_FAULT_STAT_R       (*((reg32_t *)0xE000ED28))
 106 #define NVIC_HFAULT_STAT_R      (*((reg32_t *)0xE000ED2C))
 107 #define NVIC_DEBUG_STAT_R       (*((reg32_t *)0xE000ED30))
 108 #define NVIC_MM_ADDR_R          (*((reg32_t *)0xE000ED34))
 109 #define NVIC_FAULT_ADDR_R       (*((reg32_t *)0xE000ED38))
 110 #define NVIC_MPU_TYPE_R         (*((reg32_t *)0xE000ED90))
 111 #define NVIC_MPU_CTRL_R         (*((reg32_t *)0xE000ED94))
 112 #define NVIC_MPU_NUMBER_R       (*((reg32_t *)0xE000ED98))
 113 #define NVIC_MPU_BASE_R         (*((reg32_t *)0xE000ED9C))
 114 #define NVIC_MPU_ATTR_R         (*((reg32_t *)0xE000EDA0))
 115 #define NVIC_DBG_CTRL_R         (*((reg32_t *)0xE000EDF0))
 116 #define NVIC_DBG_XFER_R         (*((reg32_t *)0xE000EDF4))
 117 #define NVIC_DBG_DATA_R         (*((reg32_t *)0xE000EDF8))
 118 #define NVIC_DBG_INT_R          (*((reg32_t *)0xE000EDFC))
 119 #define NVIC_SW_TRIG_R          (*((reg32_t *)0xE000EF00))
 120 /*\}*/
 121
 122 /**
 123  * The following are defines for the NVIC register addresses.
 124  */
 125 /*\{*/
 126 #define NVIC_INT_TYPE           0xE000E004  ///< Interrupt Controller Type Reg
 127 #define NVIC_ST_CTRL            0xE000E010  ///< SysTick Control and Status Reg
 128 #define NVIC_ST_RELOAD          0xE000E014  ///< SysTick Reload Value Register
 129 #define NVIC_ST_CURRENT         0xE000E018  ///< SysTick Current Value Register
 130 #define NVIC_ST_CAL             0xE000E01C  ///< SysTick Calibration Value Reg
 131 #define NVIC_EN0                0xE000E100  ///< IRQ 0 to 31 Set Enable Register
 132 #define NVIC_EN1                0xE000E104  ///< IRQ 32 to 63 Set Enable Register
 133 #define NVIC_DIS0               0xE000E180  ///< IRQ 0 to 31 Clear Enable Reg
 134 #define NVIC_DIS1               0xE000E184  ///< IRQ 32 to 63 Clear Enable Reg
 135 #define NVIC_PEND0              0xE000E200  ///< IRQ 0 to 31 Set Pending Register
 136 #define NVIC_PEND1              0xE000E204  ///< IRQ 32 to 63 Set Pending Reg
 137 #define NVIC_UNPEND0            0xE000E280  ///< IRQ 0 to 31 Clear Pending Reg
 138 #define NVIC_UNPEND1            0xE000E284  ///< IRQ 32 to 63 Clear Pending Reg
 139 #define NVIC_ACTIVE0            0xE000E300  ///< IRQ 0 to 31 Active Register
 140 #define NVIC_ACTIVE1            0xE000E304  ///< IRQ 32 to 63 Active Register
 141 #define NVIC_PRI0               0xE000E400  ///< IRQ 0 to 3 Priority Register
 142 #define NVIC_PRI1               0xE000E404  ///< IRQ 4 to 7 Priority Register
 143 #define NVIC_PRI2               0xE000E408  ///< IRQ 8 to 11 Priority Register
 144 #define NVIC_PRI3               0xE000E40C  ///< IRQ 12 to 15 Priority Register
 145 #define NVIC_PRI4               0xE000E410  ///< IRQ 16 to 19 Priority Register
 146 #define NVIC_PRI5               0xE000E414  ///< IRQ 20 to 23 Priority Register
 147 #define NVIC_PRI6               0xE000E418  ///< IRQ 24 to 27 Priority Register
 148 #define NVIC_PRI7               0xE000E41C  ///< IRQ 28 to 31 Priority Register
 149 #define NVIC_PRI8               0xE000E420  ///< IRQ 32 to 35 Priority Register
 150 #define NVIC_PRI9               0xE000E424  ///< IRQ 36 to 39 Priority Register
 151 #define NVIC_PRI10              0xE000E428  ///< IRQ 40 to 43 Priority Register
 152 #define NVIC_PRI11              0xE000E42C  ///< IRQ 44 to 47 Priority Register
 153 #define NVIC_PRI12              0xE000E430  ///< IRQ 48 to 51 Priority Register
 154 #define NVIC_PRI13              0xE000E434  ///< IRQ 52 to 55 Priority Register
 155 #define NVIC_CPUID              0xE000ED00  ///< CPUID Base Register
 156 #define NVIC_INT_CTRL           0xE000ED04  ///< Interrupt Control State Register
 157 #define NVIC_VTABLE             0xE000ED08  ///< Vector Table Offset Register
 158 #define NVIC_APINT              0xE000ED0C  ///< App. Int & Reset Control Reg
 159 #define NVIC_SYS_CTRL           0xE000ED10  ///< System Control Register
 160 #define NVIC_CFG_CTRL           0xE000ED14  ///< Configuration Control Register
 161 #define NVIC_SYS_PRI1           0xE000ED18  ///< Sys. Handlers 4 to 7 Priority
 162 #define NVIC_SYS_PRI2           0xE000ED1C  ///< Sys. Handlers 8 to 11 Priority
 163 #define NVIC_SYS_PRI3           0xE000ED20  ///< Sys. Handlers 12 to 15 Priority
 164 #define NVIC_SYS_HND_CTRL       0xE000ED24  ///< System Handler Control and State
 165 #define NVIC_FAULT_STAT         0xE000ED28  ///< Configurable Fault Status Reg
 166 #define NVIC_HFAULT_STAT        0xE000ED2C  ///< Hard Fault Status Register
 167 #define NVIC_DEBUG_STAT         0xE000ED30  ///< Debug Status Register
 168 #define NVIC_MM_ADDR            0xE000ED34  ///< Mem Manage Address Register
 169 #define NVIC_FAULT_ADDR         0xE000ED38  ///< Bus Fault Address Register
 170 #define NVIC_MPU_TYPE           0xE000ED90  ///< MPU Type Register
 171 #define NVIC_MPU_CTRL           0xE000ED94  ///< MPU Control Register
 172 #define NVIC_MPU_NUMBER         0xE000ED98  ///< MPU Region Number Register
 173 #define NVIC_MPU_BASE           0xE000ED9C  ///< MPU Region Base Address Register
 174 #define NVIC_MPU_ATTR           0xE000EDA0  ///< MPU Region Attribute & Size Reg
 175 #define NVIC_DBG_CTRL           0xE000EDF0  ///< Debug Control and Status Reg
 176 #define NVIC_DBG_XFER           0xE000EDF4  ///< Debug Core Reg. Transfer Select
 177 #define NVIC_DBG_DATA           0xE000EDF8  ///< Debug Core Register Data
 178 #define NVIC_DBG_INT            0xE000EDFC  ///< Debug Reset Interrupt Control
 179 #define NVIC_SW_TRIG            0xE000EF00  ///< Software Trigger Interrupt Reg
 180 /*\}*/
 181
 182 /**
 183  * The following are defines for the bit fields in the NVIC_INT_TYPE register.
 184  */
 185 /*\{*/
 186 #define NVIC_INT_TYPE_LINES_M   0x0000001F  ///< Number of interrupt lines (x32)
 187 #define NVIC_INT_TYPE_LINES_S   0
 188 /*\}*/
 189
 190 /**
 191  * The following are defines for the bit fields in the NVIC_ST_CTRL register.
 192  */
 193 /*\{*/
 194 #define NVIC_ST_CTRL_COUNT      0x00010000  ///< Count flag
 195 #define NVIC_ST_CTRL_CLK_SRC    0x00000004  ///< Clock Source
 196 #define NVIC_ST_CTRL_INTEN      0x00000002  ///< Interrupt enable
 197 #define NVIC_ST_CTRL_ENABLE     0x00000001  ///< Counter mode
 198 /*\}*/
 199
 200 /**
 201  * The following are defines for the bit fields in the NVIC_ST_RELOAD register.
 202  */
 203 /*\{*/
 204 #define NVIC_ST_RELOAD_M        0x00FFFFFF  ///< Counter load value
 205 #define NVIC_ST_RELOAD_S        0
 206 /*\}*/
 207
 208 /**
 209  * The following are defines for the bit fields in the NVIC_ST_CURRENT
 210 * register.
 211  */
 212 /*\{*/
 213 #define NVIC_ST_CURRENT_M       0x00FFFFFF  ///< Counter current value
 214 #define NVIC_ST_CURRENT_S       0
 215 /*\}*/
 216
 217 /**
 218  * The following are defines for the bit fields in the NVIC_ST_CAL register.
 219  */
 220 /*\{*/
 221 #define NVIC_ST_CAL_NOREF       0x80000000  ///< No reference clock
 222 #define NVIC_ST_CAL_SKEW        0x40000000  ///< Clock skew
 223 #define NVIC_ST_CAL_ONEMS_M     0x00FFFFFF  ///< 1ms reference value
 224 #define NVIC_ST_CAL_ONEMS_S     0
 225 /*\}*/
 226
 227 /**
 228  * The following are defines for the bit fields in the NVIC_EN0 register.
 229  */
 230 /*\{*/
 231 #define NVIC_EN0_INT31          0x80000000  ///< Interrupt 31 enable
 232 #define NVIC_EN0_INT30          0x40000000  ///< Interrupt 30 enable
 233 #define NVIC_EN0_INT29          0x20000000  ///< Interrupt 29 enable
 234 #define NVIC_EN0_INT28          0x10000000  ///< Interrupt 28 enable
 235 #define NVIC_EN0_INT27          0x08000000  ///< Interrupt 27 enable
 236 #define NVIC_EN0_INT26          0x04000000  ///< Interrupt 26 enable
 237 #define NVIC_EN0_INT25          0x02000000  ///< Interrupt 25 enable
 238 #define NVIC_EN0_INT24          0x01000000  ///< Interrupt 24 enable
 239 #define NVIC_EN0_INT23          0x00800000  ///< Interrupt 23 enable
 240 #define NVIC_EN0_INT22          0x00400000  ///< Interrupt 22 enable
 241 #define NVIC_EN0_INT21          0x00200000  ///< Interrupt 21 enable
 242 #define NVIC_EN0_INT20          0x00100000  ///< Interrupt 20 enable
 243 #define NVIC_EN0_INT19          0x00080000  ///< Interrupt 19 enable
 244 #define NVIC_EN0_INT18          0x00040000  ///< Interrupt 18 enable
 245 #define NVIC_EN0_INT17          0x00020000  ///< Interrupt 17 enable
 246 #define NVIC_EN0_INT16          0x00010000  ///< Interrupt 16 enable
 247 #define NVIC_EN0_INT15          0x00008000  ///< Interrupt 15 enable
 248 #define NVIC_EN0_INT14          0x00004000  ///< Interrupt 14 enable
 249 #define NVIC_EN0_INT13          0x00002000  ///< Interrupt 13 enable
 250 #define NVIC_EN0_INT12          0x00001000  ///< Interrupt 12 enable
 251 #define NVIC_EN0_INT11          0x00000800  ///< Interrupt 11 enable
 252 #define NVIC_EN0_INT10          0x00000400  ///< Interrupt 10 enable
 253 #define NVIC_EN0_INT9           0x00000200  ///< Interrupt 9 enable
 254 #define NVIC_EN0_INT8           0x00000100  ///< Interrupt 8 enable
 255 #define NVIC_EN0_INT7           0x00000080  ///< Interrupt 7 enable
 256 #define NVIC_EN0_INT6           0x00000040  ///< Interrupt 6 enable
 257 #define NVIC_EN0_INT5           0x00000020  ///< Interrupt 5 enable
 258 #define NVIC_EN0_INT4           0x00000010  ///< Interrupt 4 enable
 259 #define NVIC_EN0_INT3           0x00000008  ///< Interrupt 3 enable
 260 #define NVIC_EN0_INT2           0x00000004  ///< Interrupt 2 enable
 261 #define NVIC_EN0_INT1           0x00000002  ///< Interrupt 1 enable
 262 #define NVIC_EN0_INT0           0x00000001  ///< Interrupt 0 enable
 263 /*\}*/
 264
 265 /**
 266  * The following are defines for the bit fields in the NVIC_EN1 register.
 267  */
 268 /*\{*/
 269 #define NVIC_EN1_INT59          0x08000000  ///< Interrupt 59 enable
 270 #define NVIC_EN1_INT58          0x04000000  ///< Interrupt 58 enable
 271 #define NVIC_EN1_INT57          0x02000000  ///< Interrupt 57 enable
 272 #define NVIC_EN1_INT56          0x01000000  ///< Interrupt 56 enable
 273 #define NVIC_EN1_INT55          0x00800000  ///< Interrupt 55 enable
 274 #define NVIC_EN1_INT54          0x00400000  ///< Interrupt 54 enable
 275 #define NVIC_EN1_INT53          0x00200000  ///< Interrupt 53 enable
 276 #define NVIC_EN1_INT52          0x00100000  ///< Interrupt 52 enable
 277 #define NVIC_EN1_INT51          0x00080000  ///< Interrupt 51 enable
 278 #define NVIC_EN1_INT50          0x00040000  ///< Interrupt 50 enable
 279 #define NVIC_EN1_INT49          0x00020000  ///< Interrupt 49 enable
 280 #define NVIC_EN1_INT48          0x00010000  ///< Interrupt 48 enable
 281 #define NVIC_EN1_INT47          0x00008000  ///< Interrupt 47 enable
 282 #define NVIC_EN1_INT46          0x00004000  ///< Interrupt 46 enable
 283 #define NVIC_EN1_INT45          0x00002000  ///< Interrupt 45 enable
 284 #define NVIC_EN1_INT44          0x00001000  ///< Interrupt 44 enable
 285 #define NVIC_EN1_INT43          0x00000800  ///< Interrupt 43 enable
 286 #define NVIC_EN1_INT42          0x00000400  ///< Interrupt 42 enable
 287 #define NVIC_EN1_INT41          0x00000200  ///< Interrupt 41 enable
 288 #define NVIC_EN1_INT40          0x00000100  ///< Interrupt 40 enable
 289 #define NVIC_EN1_INT39          0x00000080  ///< Interrupt 39 enable
 290 #define NVIC_EN1_INT38          0x00000040  ///< Interrupt 38 enable
 291 #define NVIC_EN1_INT37          0x00000020  ///< Interrupt 37 enable
 292 #define NVIC_EN1_INT36          0x00000010  ///< Interrupt 36 enable
 293 #define NVIC_EN1_INT35          0x00000008  ///< Interrupt 35 enable
 294 #define NVIC_EN1_INT34          0x00000004  ///< Interrupt 34 enable
 295 #define NVIC_EN1_INT33          0x00000002  ///< Interrupt 33 enable
 296 #define NVIC_EN1_INT32          0x00000001  ///< Interrupt 32 enable
 297 /*\}*/
 298
 299 /**
 300  * The following are defines for the bit fields in the NVIC_DIS0 register.
 301  */
 302 /*\{*/
 303 #define NVIC_DIS0_INT31         0x80000000  ///< Interrupt 31 disable
 304 #define NVIC_DIS0_INT30         0x40000000  ///< Interrupt 30 disable
 305 #define NVIC_DIS0_INT29         0x20000000  ///< Interrupt 29 disable
 306 #define NVIC_DIS0_INT28         0x10000000  ///< Interrupt 28 disable
 307 #define NVIC_DIS0_INT27         0x08000000  ///< Interrupt 27 disable
 308 #define NVIC_DIS0_INT26         0x04000000  ///< Interrupt 26 disable
 309 #define NVIC_DIS0_INT25         0x02000000  ///< Interrupt 25 disable
 310 #define NVIC_DIS0_INT24         0x01000000  ///< Interrupt 24 disable
 311 #define NVIC_DIS0_INT23         0x00800000  ///< Interrupt 23 disable
 312 #define NVIC_DIS0_INT22         0x00400000  ///< Interrupt 22 disable
 313 #define NVIC_DIS0_INT21         0x00200000  ///< Interrupt 21 disable
 314 #define NVIC_DIS0_INT20         0x00100000  ///< Interrupt 20 disable
 315 #define NVIC_DIS0_INT19         0x00080000  ///< Interrupt 19 disable
 316 #define NVIC_DIS0_INT18         0x00040000  ///< Interrupt 18 disable
 317 #define NVIC_DIS0_INT17         0x00020000  ///< Interrupt 17 disable
 318 #define NVIC_DIS0_INT16         0x00010000  ///< Interrupt 16 disable
 319 #define NVIC_DIS0_INT15         0x00008000  ///< Interrupt 15 disable
 320 #define NVIC_DIS0_INT14         0x00004000  ///< Interrupt 14 disable
 321 #define NVIC_DIS0_INT13         0x00002000  ///< Interrupt 13 disable
 322 #define NVIC_DIS0_INT12         0x00001000  ///< Interrupt 12 disable
 323 #define NVIC_DIS0_INT11         0x00000800  ///< Interrupt 11 disable
 324 #define NVIC_DIS0_INT10         0x00000400  ///< Interrupt 10 disable
 325 #define NVIC_DIS0_INT9          0x00000200  ///< Interrupt 9 disable
 326 #define NVIC_DIS0_INT8          0x00000100  ///< Interrupt 8 disable
 327 #define NVIC_DIS0_INT7          0x00000080  ///< Interrupt 7 disable
 328 #define NVIC_DIS0_INT6          0x00000040  ///< Interrupt 6 disable
 329 #define NVIC_DIS0_INT5          0x00000020  ///< Interrupt 5 disable
 330 #define NVIC_DIS0_INT4          0x00000010  ///< Interrupt 4 disable
 331 #define NVIC_DIS0_INT3          0x00000008  ///< Interrupt 3 disable
 332 #define NVIC_DIS0_INT2          0x00000004  ///< Interrupt 2 disable
 333 #define NVIC_DIS0_INT1          0x00000002  ///< Interrupt 1 disable
 334 #define NVIC_DIS0_INT0          0x00000001  ///< Interrupt 0 disable
 335 /*\}*/
 336
 337 /**
 338  * The following are defines for the bit fields in the NVIC_DIS1 register.
 339  */
 340 /*\{*/
 341 #define NVIC_DIS1_INT59         0x08000000  ///< Interrupt 59 disable
 342 #define NVIC_DIS1_INT58         0x04000000  ///< Interrupt 58 disable
 343 #define NVIC_DIS1_INT57         0x02000000  ///< Interrupt 57 disable
 344 #define NVIC_DIS1_INT56         0x01000000  ///< Interrupt 56 disable
 345 #define NVIC_DIS1_INT55         0x00800000  ///< Interrupt 55 disable
 346 #define NVIC_DIS1_INT54         0x00400000  ///< Interrupt 54 disable
 347 #define NVIC_DIS1_INT53         0x00200000  ///< Interrupt 53 disable
 348 #define NVIC_DIS1_INT52         0x00100000  ///< Interrupt 52 disable
 349 #define NVIC_DIS1_INT51         0x00080000  ///< Interrupt 51 disable
 350 #define NVIC_DIS1_INT50         0x00040000  ///< Interrupt 50 disable
 351 #define NVIC_DIS1_INT49         0x00020000  ///< Interrupt 49 disable
 352 #define NVIC_DIS1_INT48         0x00010000  ///< Interrupt 48 disable
 353 #define NVIC_DIS1_INT47         0x00008000  ///< Interrupt 47 disable
 354 #define NVIC_DIS1_INT46         0x00004000  ///< Interrupt 46 disable
 355 #define NVIC_DIS1_INT45         0x00002000  ///< Interrupt 45 disable
 356 #define NVIC_DIS1_INT44         0x00001000  ///< Interrupt 44 disable
 357 #define NVIC_DIS1_INT43         0x00000800  ///< Interrupt 43 disable
 358 #define NVIC_DIS1_INT42         0x00000400  ///< Interrupt 42 disable
 359 #define NVIC_DIS1_INT41         0x00000200  ///< Interrupt 41 disable
 360 #define NVIC_DIS1_INT40         0x00000100  ///< Interrupt 40 disable
 361 #define NVIC_DIS1_INT39         0x00000080  ///< Interrupt 39 disable
 362 #define NVIC_DIS1_INT38         0x00000040  ///< Interrupt 38 disable
 363 #define NVIC_DIS1_INT37         0x00000020  ///< Interrupt 37 disable
 364 #define NVIC_DIS1_INT36         0x00000010  ///< Interrupt 36 disable
 365 #define NVIC_DIS1_INT35         0x00000008  ///< Interrupt 35 disable
 366 #define NVIC_DIS1_INT34         0x00000004  ///< Interrupt 34 disable
 367 #define NVIC_DIS1_INT33         0x00000002  ///< Interrupt 33 disable
 368 #define NVIC_DIS1_INT32         0x00000001  ///< Interrupt 32 disable
 369 /*\}*/
 370
 371 /**
 372  * The following are defines for the bit fields in the NVIC_PEND0 register.
 373  */
 374 /*\{*/
 375 #define NVIC_PEND0_INT31        0x80000000  ///< Interrupt 31 pend
 376 #define NVIC_PEND0_INT30        0x40000000  ///< Interrupt 30 pend
 377 #define NVIC_PEND0_INT29        0x20000000  ///< Interrupt 29 pend
 378 #define NVIC_PEND0_INT28        0x10000000  ///< Interrupt 28 pend
 379 #define NVIC_PEND0_INT27        0x08000000  ///< Interrupt 27 pend
 380 #define NVIC_PEND0_INT26        0x04000000  ///< Interrupt 26 pend
 381 #define NVIC_PEND0_INT25        0x02000000  ///< Interrupt 25 pend
 382 #define NVIC_PEND0_INT24        0x01000000  ///< Interrupt 24 pend
 383 #define NVIC_PEND0_INT23        0x00800000  ///< Interrupt 23 pend
 384 #define NVIC_PEND0_INT22        0x00400000  ///< Interrupt 22 pend
 385 #define NVIC_PEND0_INT21        0x00200000  ///< Interrupt 21 pend
 386 #define NVIC_PEND0_INT20        0x00100000  ///< Interrupt 20 pend
 387 #define NVIC_PEND0_INT19        0x00080000  ///< Interrupt 19 pend
 388 #define NVIC_PEND0_INT18        0x00040000  ///< Interrupt 18 pend
 389 #define NVIC_PEND0_INT17        0x00020000  ///< Interrupt 17 pend
 390 #define NVIC_PEND0_INT16        0x00010000  ///< Interrupt 16 pend
 391 #define NVIC_PEND0_INT15        0x00008000  ///< Interrupt 15 pend
 392 #define NVIC_PEND0_INT14        0x00004000  ///< Interrupt 14 pend
 393 #define NVIC_PEND0_INT13        0x00002000  ///< Interrupt 13 pend
 394 #define NVIC_PEND0_INT12        0x00001000  ///< Interrupt 12 pend
 395 #define NVIC_PEND0_INT11        0x00000800  ///< Interrupt 11 pend
 396 #define NVIC_PEND0_INT10        0x00000400  ///< Interrupt 10 pend
 397 #define NVIC_PEND0_INT9         0x00000200  ///< Interrupt 9 pend
 398 #define NVIC_PEND0_INT8         0x00000100  ///< Interrupt 8 pend
 399 #define NVIC_PEND0_INT7         0x00000080  ///< Interrupt 7 pend
 400 #define NVIC_PEND0_INT6         0x00000040  ///< Interrupt 6 pend
 401 #define NVIC_PEND0_INT5         0x00000020  ///< Interrupt 5 pend
 402 #define NVIC_PEND0_INT4         0x00000010  ///< Interrupt 4 pend
 403 #define NVIC_PEND0_INT3         0x00000008  ///< Interrupt 3 pend
 404 #define NVIC_PEND0_INT2         0x00000004  ///< Interrupt 2 pend
 405 #define NVIC_PEND0_INT1         0x00000002  ///< Interrupt 1 pend
 406 #define NVIC_PEND0_INT0         0x00000001  ///< Interrupt 0 pend
 407 /*\}*/
 408
 409 /**
 410  * The following are defines for the bit fields in the NVIC_PEND1 register.
 411  */
 412 /*\{*/
 413 #define NVIC_PEND1_INT59        0x08000000  ///< Interrupt 59 pend
 414 #define NVIC_PEND1_INT58        0x04000000  ///< Interrupt 58 pend
 415 #define NVIC_PEND1_INT57        0x02000000  ///< Interrupt 57 pend
 416 #define NVIC_PEND1_INT56        0x01000000  ///< Interrupt 56 pend
 417 #define NVIC_PEND1_INT55        0x00800000  ///< Interrupt 55 pend
 418 #define NVIC_PEND1_INT54        0x00400000  ///< Interrupt 54 pend
 419 #define NVIC_PEND1_INT53        0x00200000  ///< Interrupt 53 pend
 420 #define NVIC_PEND1_INT52        0x00100000  ///< Interrupt 52 pend
 421 #define NVIC_PEND1_INT51        0x00080000  ///< Interrupt 51 pend
 422 #define NVIC_PEND1_INT50        0x00040000  ///< Interrupt 50 pend
 423 #define NVIC_PEND1_INT49        0x00020000  ///< Interrupt 49 pend
 424 #define NVIC_PEND1_INT48        0x00010000  ///< Interrupt 48 pend
 425 #define NVIC_PEND1_INT47        0x00008000  ///< Interrupt 47 pend
 426 #define NVIC_PEND1_INT46        0x00004000  ///< Interrupt 46 pend
 427 #define NVIC_PEND1_INT45        0x00002000  ///< Interrupt 45 pend
 428 #define NVIC_PEND1_INT44        0x00001000  ///< Interrupt 44 pend
 429 #define NVIC_PEND1_INT43        0x00000800  ///< Interrupt 43 pend
 430 #define NVIC_PEND1_INT42        0x00000400  ///< Interrupt 42 pend
 431 #define NVIC_PEND1_INT41        0x00000200  ///< Interrupt 41 pend
 432 #define NVIC_PEND1_INT40        0x00000100  ///< Interrupt 40 pend
 433 #define NVIC_PEND1_INT39        0x00000080  ///< Interrupt 39 pend
 434 #define NVIC_PEND1_INT38        0x00000040  ///< Interrupt 38 pend
 435 #define NVIC_PEND1_INT37        0x00000020  ///< Interrupt 37 pend
 436 #define NVIC_PEND1_INT36        0x00000010  ///< Interrupt 36 pend
 437 #define NVIC_PEND1_INT35        0x00000008  ///< Interrupt 35 pend
 438 #define NVIC_PEND1_INT34        0x00000004  ///< Interrupt 34 pend
 439 #define NVIC_PEND1_INT33        0x00000002  ///< Interrupt 33 pend
 440 #define NVIC_PEND1_INT32        0x00000001  ///< Interrupt 32 pend
 441 /*\}*/
 442
 443 /**
 444  * The following are defines for the bit fields in the NVIC_UNPEND0 register.
 445  */
 446 /*\{*/
 447 #define NVIC_UNPEND0_INT31      0x80000000  ///< Interrupt 31 unpend
 448 #define NVIC_UNPEND0_INT30      0x40000000  ///< Interrupt 30 unpend
 449 #define NVIC_UNPEND0_INT29      0x20000000  ///< Interrupt 29 unpend
 450 #define NVIC_UNPEND0_INT28      0x10000000  ///< Interrupt 28 unpend
 451 #define NVIC_UNPEND0_INT27      0x08000000  ///< Interrupt 27 unpend
 452 #define NVIC_UNPEND0_INT26      0x04000000  ///< Interrupt 26 unpend
 453 #define NVIC_UNPEND0_INT25      0x02000000  ///< Interrupt 25 unpend
 454 #define NVIC_UNPEND0_INT24      0x01000000  ///< Interrupt 24 unpend
 455 #define NVIC_UNPEND0_INT23      0x00800000  ///< Interrupt 23 unpend
 456 #define NVIC_UNPEND0_INT22      0x00400000  ///< Interrupt 22 unpend
 457 #define NVIC_UNPEND0_INT21      0x00200000  ///< Interrupt 21 unpend
 458 #define NVIC_UNPEND0_INT20      0x00100000  ///< Interrupt 20 unpend
 459 #define NVIC_UNPEND0_INT19      0x00080000  ///< Interrupt 19 unpend
 460 #define NVIC_UNPEND0_INT18      0x00040000  ///< Interrupt 18 unpend
 461 #define NVIC_UNPEND0_INT17      0x00020000  ///< Interrupt 17 unpend
 462 #define NVIC_UNPEND0_INT16      0x00010000  ///< Interrupt 16 unpend
 463 #define NVIC_UNPEND0_INT15      0x00008000  ///< Interrupt 15 unpend
 464 #define NVIC_UNPEND0_INT14      0x00004000  ///< Interrupt 14 unpend
 465 #define NVIC_UNPEND0_INT13      0x00002000  ///< Interrupt 13 unpend
 466 #define NVIC_UNPEND0_INT12      0x00001000  ///< Interrupt 12 unpend
 467 #define NVIC_UNPEND0_INT11      0x00000800  ///< Interrupt 11 unpend
 468 #define NVIC_UNPEND0_INT10      0x00000400  ///< Interrupt 10 unpend
 469 #define NVIC_UNPEND0_INT9       0x00000200  ///< Interrupt 9 unpend
 470 #define NVIC_UNPEND0_INT8       0x00000100  ///< Interrupt 8 unpend
 471 #define NVIC_UNPEND0_INT7       0x00000080  ///< Interrupt 7 unpend
 472 #define NVIC_UNPEND0_INT6       0x00000040  ///< Interrupt 6 unpend
 473 #define NVIC_UNPEND0_INT5       0x00000020  ///< Interrupt 5 unpend
 474 #define NVIC_UNPEND0_INT4       0x00000010  ///< Interrupt 4 unpend
 475 #define NVIC_UNPEND0_INT3       0x00000008  ///< Interrupt 3 unpend
 476 #define NVIC_UNPEND0_INT2       0x00000004  ///< Interrupt 2 unpend
 477 #define NVIC_UNPEND0_INT1       0x00000002  ///< Interrupt 1 unpend
 478 #define NVIC_UNPEND0_INT0       0x00000001  ///< Interrupt 0 unpend
 479 /*\}*/
 480
 481 /**
 482  * The following are defines for the bit fields in the NVIC_UNPEND1 register.
 483  */
 484 /*\{*/
 485 #define NVIC_UNPEND1_INT59      0x08000000  ///< Interrupt 59 unpend
 486 #define NVIC_UNPEND1_INT58      0x04000000  ///< Interrupt 58 unpend
 487 #define NVIC_UNPEND1_INT57      0x02000000  ///< Interrupt 57 unpend
 488 #define NVIC_UNPEND1_INT56      0x01000000  ///< Interrupt 56 unpend
 489 #define NVIC_UNPEND1_INT55      0x00800000  ///< Interrupt 55 unpend
 490 #define NVIC_UNPEND1_INT54      0x00400000  ///< Interrupt 54 unpend
 491 #define NVIC_UNPEND1_INT53      0x00200000  ///< Interrupt 53 unpend
 492 #define NVIC_UNPEND1_INT52      0x00100000  ///< Interrupt 52 unpend
 493 #define NVIC_UNPEND1_INT51      0x00080000  ///< Interrupt 51 unpend
 494 #define NVIC_UNPEND1_INT50      0x00040000  ///< Interrupt 50 unpend
 495 #define NVIC_UNPEND1_INT49      0x00020000  ///< Interrupt 49 unpend
 496 #define NVIC_UNPEND1_INT48      0x00010000  ///< Interrupt 48 unpend
 497 #define NVIC_UNPEND1_INT47      0x00008000  ///< Interrupt 47 unpend
 498 #define NVIC_UNPEND1_INT46      0x00004000  ///< Interrupt 46 unpend
 499 #define NVIC_UNPEND1_INT45      0x00002000  ///< Interrupt 45 unpend
 500 #define NVIC_UNPEND1_INT44      0x00001000  ///< Interrupt 44 unpend
 501 #define NVIC_UNPEND1_INT43      0x00000800  ///< Interrupt 43 unpend
 502 #define NVIC_UNPEND1_INT42      0x00000400  ///< Interrupt 42 unpend
 503 #define NVIC_UNPEND1_INT41      0x00000200  ///< Interrupt 41 unpend
 504 #define NVIC_UNPEND1_INT40      0x00000100  ///< Interrupt 40 unpend
 505 #define NVIC_UNPEND1_INT39      0x00000080  ///< Interrupt 39 unpend
 506 #define NVIC_UNPEND1_INT38      0x00000040  ///< Interrupt 38 unpend
 507 #define NVIC_UNPEND1_INT37      0x00000020  ///< Interrupt 37 unpend
 508 #define NVIC_UNPEND1_INT36      0x00000010  ///< Interrupt 36 unpend
 509 #define NVIC_UNPEND1_INT35      0x00000008  ///< Interrupt 35 unpend
 510 #define NVIC_UNPEND1_INT34      0x00000004  ///< Interrupt 34 unpend
 511 #define NVIC_UNPEND1_INT33      0x00000002  ///< Interrupt 33 unpend
 512 #define NVIC_UNPEND1_INT32      0x00000001  ///< Interrupt 32 unpend
 513 /*\}*/
 514
 515 /**
 516  * The following are defines for the bit fields in the NVIC_ACTIVE0 register.
 517  */
 518 /*\{*/
 519 #define NVIC_ACTIVE0_INT31      0x80000000  ///< Interrupt 31 active
 520 #define NVIC_ACTIVE0_INT30      0x40000000  ///< Interrupt 30 active
 521 #define NVIC_ACTIVE0_INT29      0x20000000  ///< Interrupt 29 active
 522 #define NVIC_ACTIVE0_INT28      0x10000000  ///< Interrupt 28 active
 523 #define NVIC_ACTIVE0_INT27      0x08000000  ///< Interrupt 27 active
 524 #define NVIC_ACTIVE0_INT26      0x04000000  ///< Interrupt 26 active
 525 #define NVIC_ACTIVE0_INT25      0x02000000  ///< Interrupt 25 active
 526 #define NVIC_ACTIVE0_INT24      0x01000000  ///< Interrupt 24 active
 527 #define NVIC_ACTIVE0_INT23      0x00800000  ///< Interrupt 23 active
 528 #define NVIC_ACTIVE0_INT22      0x00400000  ///< Interrupt 22 active
 529 #define NVIC_ACTIVE0_INT21      0x00200000  ///< Interrupt 21 active
 530 #define NVIC_ACTIVE0_INT20      0x00100000  ///< Interrupt 20 active
 531 #define NVIC_ACTIVE0_INT19      0x00080000  ///< Interrupt 19 active
 532 #define NVIC_ACTIVE0_INT18      0x00040000  ///< Interrupt 18 active
 533 #define NVIC_ACTIVE0_INT17      0x00020000  ///< Interrupt 17 active
 534 #define NVIC_ACTIVE0_INT16      0x00010000  ///< Interrupt 16 active
 535 #define NVIC_ACTIVE0_INT15      0x00008000  ///< Interrupt 15 active
 536 #define NVIC_ACTIVE0_INT14      0x00004000  ///< Interrupt 14 active
 537 #define NVIC_ACTIVE0_INT13      0x00002000  ///< Interrupt 13 active
 538 #define NVIC_ACTIVE0_INT12      0x00001000  ///< Interrupt 12 active
 539 #define NVIC_ACTIVE0_INT11      0x00000800  ///< Interrupt 11 active
 540 #define NVIC_ACTIVE0_INT10      0x00000400  ///< Interrupt 10 active
 541 #define NVIC_ACTIVE0_INT9       0x00000200  ///< Interrupt 9 active
 542 #define NVIC_ACTIVE0_INT8       0x00000100  ///< Interrupt 8 active
 543 #define NVIC_ACTIVE0_INT7       0x00000080  ///< Interrupt 7 active
 544 #define NVIC_ACTIVE0_INT6       0x00000040  ///< Interrupt 6 active
 545 #define NVIC_ACTIVE0_INT5       0x00000020  ///< Interrupt 5 active
 546 #define NVIC_ACTIVE0_INT4       0x00000010  ///< Interrupt 4 active
 547 #define NVIC_ACTIVE0_INT3       0x00000008  ///< Interrupt 3 active
 548 #define NVIC_ACTIVE0_INT2       0x00000004  ///< Interrupt 2 active
 549 #define NVIC_ACTIVE0_INT1       0x00000002  ///< Interrupt 1 active
 550 #define NVIC_ACTIVE0_INT0       0x00000001  ///< Interrupt 0 active
 551 /*\}*/
 552
 553 /**
 554  * The following are defines for the bit fields in the NVIC_ACTIVE1 register.
 555  */
 556 /*\{*/
 557 #define NVIC_ACTIVE1_INT59      0x08000000  ///< Interrupt 59 active
 558 #define NVIC_ACTIVE1_INT58      0x04000000  ///< Interrupt 58 active
 559 #define NVIC_ACTIVE1_INT57      0x02000000  ///< Interrupt 57 active
 560 #define NVIC_ACTIVE1_INT56      0x01000000  ///< Interrupt 56 active
 561 #define NVIC_ACTIVE1_INT55      0x00800000  ///< Interrupt 55 active
 562 #define NVIC_ACTIVE1_INT54      0x00400000  ///< Interrupt 54 active
 563 #define NVIC_ACTIVE1_INT53      0x00200000  ///< Interrupt 53 active
 564 #define NVIC_ACTIVE1_INT52      0x00100000  ///< Interrupt 52 active
 565 #define NVIC_ACTIVE1_INT51      0x00080000  ///< Interrupt 51 active
 566 #define NVIC_ACTIVE1_INT50      0x00040000  ///< Interrupt 50 active
 567 #define NVIC_ACTIVE1_INT49      0x00020000  ///< Interrupt 49 active
 568 #define NVIC_ACTIVE1_INT48      0x00010000  ///< Interrupt 48 active
 569 #define NVIC_ACTIVE1_INT47      0x00008000  ///< Interrupt 47 active
 570 #define NVIC_ACTIVE1_INT46      0x00004000  ///< Interrupt 46 active
 571 #define NVIC_ACTIVE1_INT45      0x00002000  ///< Interrupt 45 active
 572 #define NVIC_ACTIVE1_INT44      0x00001000  ///< Interrupt 44 active
 573 #define NVIC_ACTIVE1_INT43      0x00000800  ///< Interrupt 43 active
 574 #define NVIC_ACTIVE1_INT42      0x00000400  ///< Interrupt 42 active
 575 #define NVIC_ACTIVE1_INT41      0x00000200  ///< Interrupt 41 active
 576 #define NVIC_ACTIVE1_INT40      0x00000100  ///< Interrupt 40 active
 577 #define NVIC_ACTIVE1_INT39      0x00000080  ///< Interrupt 39 active
 578 #define NVIC_ACTIVE1_INT38      0x00000040  ///< Interrupt 38 active
 579 #define NVIC_ACTIVE1_INT37      0x00000020  ///< Interrupt 37 active
 580 #define NVIC_ACTIVE1_INT36      0x00000010  ///< Interrupt 36 active
 581 #define NVIC_ACTIVE1_INT35      0x00000008  ///< Interrupt 35 active
 582 #define NVIC_ACTIVE1_INT34      0x00000004  ///< Interrupt 34 active
 583 #define NVIC_ACTIVE1_INT33      0x00000002  ///< Interrupt 33 active
 584 #define NVIC_ACTIVE1_INT32      0x00000001  ///< Interrupt 32 active
 585 /*\}*/
 586
 587 /**
 588  * The following are defines for the bit fields in the NVIC_PRI0 register.
 589  */
 590 /*\{*/
 591 #define NVIC_PRI0_INT3_M        0xFF000000  ///< Interrupt 3 priority mask
 592 #define NVIC_PRI0_INT2_M        0x00FF0000  ///< Interrupt 2 priority mask
 593 #define NVIC_PRI0_INT1_M        0x0000FF00  ///< Interrupt 1 priority mask
 594 #define NVIC_PRI0_INT0_M        0x000000FF  ///< Interrupt 0 priority mask
 595 #define NVIC_PRI0_INT3_S        24
 596 #define NVIC_PRI0_INT2_S        16
 597 #define NVIC_PRI0_INT1_S        8
 598 #define NVIC_PRI0_INT0_S        0
 599 /*\}*/
 600
 601 /**
 602  * The following are defines for the bit fields in the NVIC_PRI1 register.
 603  */
 604 /*\{*/
 605 #define NVIC_PRI1_INT7_M        0xFF000000  ///< Interrupt 7 priority mask
 606 #define NVIC_PRI1_INT6_M        0x00FF0000  ///< Interrupt 6 priority mask
 607 #define NVIC_PRI1_INT5_M        0x0000FF00  ///< Interrupt 5 priority mask
 608 #define NVIC_PRI1_INT4_M        0x000000FF  ///< Interrupt 4 priority mask
 609 #define NVIC_PRI1_INT7_S        24
 610 #define NVIC_PRI1_INT6_S        16
 611 #define NVIC_PRI1_INT5_S        8
 612 #define NVIC_PRI1_INT4_S        0
 613 /*\}*/
 614
 615 /**
 616  * The following are defines for the bit fields in the NVIC_PRI2 register.
 617  */
 618 /*\{*/
 619 #define NVIC_PRI2_INT11_M       0xFF000000  ///< Interrupt 11 priority mask
 620 #define NVIC_PRI2_INT10_M       0x00FF0000  ///< Interrupt 10 priority mask
 621 #define NVIC_PRI2_INT9_M        0x0000FF00  ///< Interrupt 9 priority mask
 622 #define NVIC_PRI2_INT8_M        0x000000FF  ///< Interrupt 8 priority mask
 623 #define NVIC_PRI2_INT11_S       24
 624 #define NVIC_PRI2_INT10_S       16
 625 #define NVIC_PRI2_INT9_S        8
 626 #define NVIC_PRI2_INT8_S        0
 627 /*\}*/
 628
 629 /**
 630  * The following are defines for the bit fields in the NVIC_PRI3 register.
 631  */
 632 /*\{*/
 633 #define NVIC_PRI3_INT15_M       0xFF000000  ///< Interrupt 15 priority mask
 634 #define NVIC_PRI3_INT14_M       0x00FF0000  ///< Interrupt 14 priority mask
 635 #define NVIC_PRI3_INT13_M       0x0000FF00  ///< Interrupt 13 priority mask
 636 #define NVIC_PRI3_INT12_M       0x000000FF  ///< Interrupt 12 priority mask
 637 #define NVIC_PRI3_INT15_S       24
 638 #define NVIC_PRI3_INT14_S       16
 639 #define NVIC_PRI3_INT13_S       8
 640 #define NVIC_PRI3_INT12_S       0
 641 /*\}*/
 642
 643 /**
 644  * The following are defines for the bit fields in the NVIC_PRI4 register.
 645  */
 646 /*\{*/
 647 #define NVIC_PRI4_INT19_M       0xFF000000  ///< Interrupt 19 priority mask
 648 #define NVIC_PRI4_INT18_M       0x00FF0000  ///< Interrupt 18 priority mask
 649 #define NVIC_PRI4_INT17_M       0x0000FF00  ///< Interrupt 17 priority mask
 650 #define NVIC_PRI4_INT16_M       0x000000FF  ///< Interrupt 16 priority mask
 651 #define NVIC_PRI4_INT19_S       24
 652 #define NVIC_PRI4_INT18_S       16
 653 #define NVIC_PRI4_INT17_S       8
 654 #define NVIC_PRI4_INT16_S       0
 655 /*\}*/
 656
 657 /**
 658  * The following are defines for the bit fields in the NVIC_PRI5 register.
 659  */
 660 /*\{*/
 661 #define NVIC_PRI5_INT23_M       0xFF000000  ///< Interrupt 23 priority mask
 662 #define NVIC_PRI5_INT22_M       0x00FF0000  ///< Interrupt 22 priority mask
 663 #define NVIC_PRI5_INT21_M       0x0000FF00  ///< Interrupt 21 priority mask
 664 #define NVIC_PRI5_INT20_M       0x000000FF  ///< Interrupt 20 priority mask
 665 #define NVIC_PRI5_INT23_S       24
 666 #define NVIC_PRI5_INT22_S       16
 667 #define NVIC_PRI5_INT21_S       8
 668 #define NVIC_PRI5_INT20_S       0
 669 /*\}*/
 670
 671 /**
 672  * The following are defines for the bit fields in the NVIC_PRI6 register.
 673  */
 674 /*\{*/
 675 #define NVIC_PRI6_INT27_M       0xFF000000  ///< Interrupt 27 priority mask
 676 #define NVIC_PRI6_INT26_M       0x00FF0000  ///< Interrupt 26 priority mask
 677 #define NVIC_PRI6_INT25_M       0x0000FF00  ///< Interrupt 25 priority mask
 678 #define NVIC_PRI6_INT24_M       0x000000FF  ///< Interrupt 24 priority mask
 679 #define NVIC_PRI6_INT27_S       24
 680 #define NVIC_PRI6_INT26_S       16
 681 #define NVIC_PRI6_INT25_S       8
 682 #define NVIC_PRI6_INT24_S       0
 683 /*\}*/
 684
 685 /**
 686  * The following are defines for the bit fields in the NVIC_PRI7 register.
 687  */
 688 /*\{*/
 689 #define NVIC_PRI7_INT31_M       0xFF000000  ///< Interrupt 31 priority mask
 690 #define NVIC_PRI7_INT30_M       0x00FF0000  ///< Interrupt 30 priority mask
 691 #define NVIC_PRI7_INT29_M       0x0000FF00  ///< Interrupt 29 priority mask
 692 #define NVIC_PRI7_INT28_M       0x000000FF  ///< Interrupt 28 priority mask
 693 #define NVIC_PRI7_INT31_S       24
 694 #define NVIC_PRI7_INT30_S       16
 695 #define NVIC_PRI7_INT29_S       8
 696 #define NVIC_PRI7_INT28_S       0
 697 /*\}*/
 698
 699 /**
 700  * The following are defines for the bit fields in the NVIC_PRI8 register.
 701  */
 702 /*\{*/
 703 #define NVIC_PRI8_INT35_M       0xFF000000  ///< Interrupt 35 priority mask
 704 #define NVIC_PRI8_INT34_M       0x00FF0000  ///< Interrupt 34 priority mask
 705 #define NVIC_PRI8_INT33_M       0x0000FF00  ///< Interrupt 33 priority mask
 706 #define NVIC_PRI8_INT32_M       0x000000FF  ///< Interrupt 32 priority mask
 707 #define NVIC_PRI8_INT35_S       24
 708 #define NVIC_PRI8_INT34_S       16
 709 #define NVIC_PRI8_INT33_S       8
 710 #define NVIC_PRI8_INT32_S       0
 711 /*\}*/
 712
 713 /**
 714  * The following are defines for the bit fields in the NVIC_PRI9 register.
 715  */
 716 /*\{*/
 717 #define NVIC_PRI9_INT39_M       0xFF000000  ///< Interrupt 39 priority mask
 718 #define NVIC_PRI9_INT38_M       0x00FF0000  ///< Interrupt 38 priority mask
 719 #define NVIC_PRI9_INT37_M       0x0000FF00  ///< Interrupt 37 priority mask
 720 #define NVIC_PRI9_INT36_M       0x000000FF  ///< Interrupt 36 priority mask
 721 #define NVIC_PRI9_INT39_S       24
 722 #define NVIC_PRI9_INT38_S       16
 723 #define NVIC_PRI9_INT37_S       8
 724 #define NVIC_PRI9_INT36_S       0
 725 /*\}*/
 726
 727 /**
 728  * The following are defines for the bit fields in the NVIC_PRI10 register.
 729  */
 730 /*\{*/
 731 #define NVIC_PRI10_INT43_M      0xFF000000  ///< Interrupt 43 priority mask
 732 #define NVIC_PRI10_INT42_M      0x00FF0000  ///< Interrupt 42 priority mask
 733 #define NVIC_PRI10_INT41_M      0x0000FF00  ///< Interrupt 41 priority mask
 734 #define NVIC_PRI10_INT40_M      0x000000FF  ///< Interrupt 40 priority mask
 735 #define NVIC_PRI10_INT43_S      24
 736 #define NVIC_PRI10_INT42_S      16
 737 #define NVIC_PRI10_INT41_S      8
 738 #define NVIC_PRI10_INT40_S      0
 739 /*\}*/
 740
 741 /**
 742  * The following are defines for the bit fields in the NVIC_CPUID register.
 743  */
 744 /*\{*/
 745 #define NVIC_CPUID_IMP_M        0xFF000000  ///< Implementer
 746 #define NVIC_CPUID_VAR_M        0x00F00000  ///< Variant
 747 #define NVIC_CPUID_PARTNO_M     0x0000FFF0  ///< Processor part number
 748 #define NVIC_CPUID_REV_M        0x0000000F  ///< Revision
 749 /*\}*/
 750
 751 /**
 752  * The following are defines for the bit fields in the NVIC_INT_CTRL register.
 753  */
 754 /*\{*/
 755 #define NVIC_INT_CTRL_NMI_SET   0x80000000  ///< Pend a NMI
 756 #define NVIC_INT_CTRL_PEND_SV   0x10000000  ///< Pend a PendSV
 757 #define NVIC_INT_CTRL_UNPEND_SV 0x08000000  ///< Unpend a PendSV
 758 #define NVIC_INT_CTRL_PENDSTSET 0x04000000  ///< Set pending SysTick interrupt
 759 #define NVIC_INT_CTRL_PENDSTCLR 0x02000000  ///< Clear pending SysTick interrupt
 760 #define NVIC_INT_CTRL_ISR_PRE   0x00800000  ///< Debug interrupt handling
 761 #define NVIC_INT_CTRL_ISR_PEND  0x00400000  ///< Debug interrupt pending
 762 #define NVIC_INT_CTRL_VEC_PEN_M 0x003FF000  ///< Highest pending exception
 763 #define NVIC_INT_CTRL_RET_BASE  0x00000800  ///< Return to base
 764 #define NVIC_INT_CTRL_VEC_ACT_M 0x000003FF  ///< Current active exception
 765 #define NVIC_INT_CTRL_VEC_PEN_S 12
 766 #define NVIC_INT_CTRL_VEC_ACT_S 0
 767 /*\}*/
 768
 769 /**
 770  * The following are defines for the bit fields in the NVIC_VTABLE register.
 771  */
 772 /*\{*/
 773 #define NVIC_VTABLE_BASE        0x20000000  ///< Vector table base
 774 #define NVIC_VTABLE_OFFSET_M    0x1FFFFF00  ///< Vector table offset
 775 #define NVIC_VTABLE_OFFSET_S    8
 776 /*\}*/
 777
 778 /**
 779  * The following are defines for the bit fields in the NVIC_APINT register.
 780  */
 781 /*\{*/
 782 #define NVIC_APINT_VECTKEY_M    0xFFFF0000  ///< Vector key mask
 783 #define NVIC_APINT_VECTKEY      0x05FA0000  ///< Vector key
 784 #define NVIC_APINT_ENDIANESS    0x00008000  ///< Data endianess
 785 #define NVIC_APINT_PRIGROUP_M   0x00000700  ///< Priority group
 786 #define NVIC_APINT_PRIGROUP_0_8 0x00000700  ///< Priority group 0.8 split
 787 #define NVIC_APINT_PRIGROUP_1_7 0x00000600  ///< Priority group 1.7 split
 788 #define NVIC_APINT_PRIGROUP_2_6 0x00000500  ///< Priority group 2.6 split
 789 #define NVIC_APINT_PRIGROUP_3_5 0x00000400  ///< Priority group 3.5 split
 790 #define NVIC_APINT_PRIGROUP_4_4 0x00000300  ///< Priority group 4.4 split
 791 #define NVIC_APINT_PRIGROUP_5_3 0x00000200  ///< Priority group 5.3 split
 792 #define NVIC_APINT_PRIGROUP_6_2 0x00000100  ///< Priority group 6.2 split
 793 #define NVIC_APINT_SYSRESETREQ  0x00000004  ///< System reset request
 794 #define NVIC_APINT_VECT_CLR_ACT 0x00000002  ///< Clear active NMI/fault info
 795 #define NVIC_APINT_VECT_RESET   0x00000001  ///< System reset
 796 #define NVIC_APINT_PRIGROUP_7_1 0x00000000  ///< Priority group 7.1 split
 797 /*\}*/
 798
 799 /**
 800  * The following are defines for the bit fields in the NVIC_SYS_CTRL register.
 801  */
 802 /*\{*/
 803 #define NVIC_SYS_CTRL_SEVONPEND 0x00000010  ///< Wakeup on pend
 804 #define NVIC_SYS_CTRL_SLEEPDEEP 0x00000004  ///< Deep sleep enable
 805 #define NVIC_SYS_CTRL_SLEEPEXIT 0x00000002  ///< Sleep on ISR exit
 806 /*\}*/
 807
 808 /**
 809  * The following are defines for the bit fields in the NVIC_CFG_CTRL register.
 810  */
 811 /*\{*/
 812 #define NVIC_CFG_CTRL_BFHFNMIGN 0x00000100  ///< Ignore bus fault in NMI/fault
 813 #define NVIC_CFG_CTRL_DIV0      0x00000010  ///< Trap on divide by 0
 814 #define NVIC_CFG_CTRL_UNALIGNED 0x00000008  ///< Trap on unaligned access
 815 #define NVIC_CFG_CTRL_DEEP_PEND 0x00000004  ///< Allow deep interrupt trigger
 816 #define NVIC_CFG_CTRL_MAIN_PEND 0x00000002  ///< Allow main interrupt trigger
 817 #define NVIC_CFG_CTRL_BASE_THR  0x00000001  ///< Thread state control
 818 /*\}*/
 819
 820 /**
 821  * The following are defines for the bit fields in the NVIC_SYS_PRI1 register.
 822  */
 823 /*\{*/
 824 #define NVIC_SYS_PRI1_RES_M     0xFF000000  ///< Priority of reserved handler
 825 #define NVIC_SYS_PRI1_USAGE_M   0x00FF0000  ///< Priority of usage fault handler
 826 #define NVIC_SYS_PRI1_BUS_M     0x0000FF00  ///< Priority of bus fault handler
 827 #define NVIC_SYS_PRI1_MEM_M     0x000000FF  ///< Priority of mem manage handler
 828 #define NVIC_SYS_PRI1_USAGE_S   16
 829 #define NVIC_SYS_PRI1_BUS_S     8
 830 #define NVIC_SYS_PRI1_MEM_S     0
 831 /*\}*/
 832
 833 /**
 834  * The following are defines for the bit fields in the NVIC_SYS_PRI2 register.
 835  */
 836 /*\{*/
 837 #define NVIC_SYS_PRI2_SVC_M     0xFF000000  ///< Priority of SVCall handler
 838 #define NVIC_SYS_PRI2_RES_M     0x00FFFFFF  ///< Priority of reserved handlers
 839 #define NVIC_SYS_PRI2_SVC_S     24
 840 /*\}*/
 841
 842 /**
 843  * The following are defines for the bit fields in the NVIC_SYS_PRI3 register.
 844  */
 845 /*\{*/
 846 #define NVIC_SYS_PRI3_TICK_M    0xFF000000  ///< Priority of Sys Tick handler
 847 #define NVIC_SYS_PRI3_PENDSV_M  0x00FF0000  ///< Priority of PendSV handler
 848 #define NVIC_SYS_PRI3_RES_M     0x0000FF00  ///< Priority of reserved handler
 849 #define NVIC_SYS_PRI3_DEBUG_M   0x000000FF  ///< Priority of debug handler
 850 #define NVIC_SYS_PRI3_TICK_S    24
 851 #define NVIC_SYS_PRI3_PENDSV_S  16
 852 #define NVIC_SYS_PRI3_DEBUG_S   0
 853 /*\}*/
 854
 855 /**
 856  * The following are defines for the bit fields in the NVIC_SYS_HND_CTRL
 857 * register.
 858  */
 859 /*\{*/
 860 #define NVIC_SYS_HND_CTRL_USAGE 0x00040000  ///< Usage fault enable
 861 #define NVIC_SYS_HND_CTRL_BUS   0x00020000  ///< Bus fault enable
 862 #define NVIC_SYS_HND_CTRL_MEM   0x00010000  ///< Mem manage fault enable
 863 #define NVIC_SYS_HND_CTRL_SVC   0x00008000  ///< SVCall is pended
 864 #define NVIC_SYS_HND_CTRL_BUSP  0x00004000  ///< Bus fault is pended
 865 #define NVIC_SYS_HND_CTRL_TICK  0x00000800  ///< Sys tick is active
 866 #define NVIC_SYS_HND_CTRL_PNDSV 0x00000400  ///< PendSV is active
 867 #define NVIC_SYS_HND_CTRL_MON   0x00000100  ///< Monitor is active
 868 #define NVIC_SYS_HND_CTRL_SVCA  0x00000080  ///< SVCall is active
 869 #define NVIC_SYS_HND_CTRL_USGA  0x00000008  ///< Usage fault is active
 870 #define NVIC_SYS_HND_CTRL_BUSA  0x00000002  ///< Bus fault is active
 871 #define NVIC_SYS_HND_CTRL_MEMA  0x00000001  ///< Mem manage is active
 872 /*\}*/
 873
 874 /**
 875  * The following are defines for the bit fields in the NVIC_FAULT_STAT
 876 * register.
 877  */
 878 /*\{*/
 879 #define NVIC_FAULT_STAT_DIV0    0x02000000  ///< Divide by zero fault
 880 #define NVIC_FAULT_STAT_UNALIGN 0x01000000  ///< Unaligned access fault
 881 #define NVIC_FAULT_STAT_NOCP    0x00080000  ///< No coprocessor fault
 882 #define NVIC_FAULT_STAT_INVPC   0x00040000  ///< Invalid PC fault
 883 #define NVIC_FAULT_STAT_INVSTAT 0x00020000  ///< Invalid state fault
 884 #define NVIC_FAULT_STAT_UNDEF   0x00010000  ///< Undefined instruction fault
 885 #define NVIC_FAULT_STAT_BFARV   0x00008000  ///< BFAR is valid
 886 #define NVIC_FAULT_STAT_BSTKE   0x00001000  ///< Stack bus fault
 887 #define NVIC_FAULT_STAT_BUSTKE  0x00000800  ///< Unstack bus fault
 888 #define NVIC_FAULT_STAT_IMPRE   0x00000400  ///< Imprecise data bus error
 889 #define NVIC_FAULT_STAT_PRECISE 0x00000200  ///< Precise data bus error
 890 #define NVIC_FAULT_STAT_IBUS    0x00000100  ///< Instruction bus fault
 891 #define NVIC_FAULT_STAT_MMARV   0x00000080  ///< MMAR is valid
 892 #define NVIC_FAULT_STAT_MSTKE   0x00000010  ///< Stack access violation
 893 #define NVIC_FAULT_STAT_MUSTKE  0x00000008  ///< Unstack access violation
 894 #define NVIC_FAULT_STAT_DERR    0x00000002  ///< Data access violation
 895 #define NVIC_FAULT_STAT_IERR    0x00000001  ///< Instruction access violation
 896 /*\}*/
 897
 898 /**
 899  * The following are defines for the bit fields in the NVIC_HFAULT_STAT
 900 * register.
 901  */
 902 /*\{*/
 903 #define NVIC_HFAULT_STAT_DBG    0x80000000  ///< Debug event
 904 #define NVIC_HFAULT_STAT_FORCED 0x40000000  ///< Cannot execute fault handler
 905 #define NVIC_HFAULT_STAT_VECT   0x00000002  ///< Vector table read fault
 906 /*\}*/
 907
 908 /**
 909  * The following are defines for the bit fields in the NVIC_DEBUG_STAT
 910 * register.
 911  */
 912 /*\{*/
 913 #define NVIC_DEBUG_STAT_EXTRNL  0x00000010  ///< EDBGRQ asserted
 914 #define NVIC_DEBUG_STAT_VCATCH  0x00000008  ///< Vector catch
 915 #define NVIC_DEBUG_STAT_DWTTRAP 0x00000004  ///< DWT match
 916 #define NVIC_DEBUG_STAT_BKPT    0x00000002  ///< Breakpoint instruction
 917 #define NVIC_DEBUG_STAT_HALTED  0x00000001  ///< Halt request
 918 /*\}*/
 919
 920 /**
 921  * The following are defines for the bit fields in the NVIC_MM_ADDR register.
 922  */
 923 /*\{*/
 924 #define NVIC_MM_ADDR_M          0xFFFFFFFF  ///< Data fault address
 925 #define NVIC_MM_ADDR_S          0
 926 /*\}*/
 927
 928 /**
 929  * The following are defines for the bit fields in the NVIC_FAULT_ADDR
 930 * register.
 931  */
 932 /*\{*/
 933 #define NVIC_FAULT_ADDR_M       0xFFFFFFFF  ///< Data bus fault address
 934 #define NVIC_FAULT_ADDR_S       0
 935 /*\}*/
 936
 937 /**
 938  * The following are defines for the bit fields in the NVIC_MPU_TYPE register.
 939  */
 940 /*\{*/
 941 #define NVIC_MPU_TYPE_IREGION_M 0x00FF0000  ///< Number of I regions
 942 #define NVIC_MPU_TYPE_DREGION_M 0x0000FF00  ///< Number of D regions
 943 #define NVIC_MPU_TYPE_SEPARATE  0x00000001  ///< Separate or unified MPU
 944 #define NVIC_MPU_TYPE_IREGION_S 16
 945 #define NVIC_MPU_TYPE_DREGION_S 8
 946 /*\}*/
 947
 948 /**
 949  * The following are defines for the bit fields in the NVIC_MPU_CTRL register.
 950  */
 951 /*\{*/
 952 #define NVIC_MPU_CTRL_PRIVDEFEN 0x00000004  ///< MPU default region in priv mode
 953 #define NVIC_MPU_CTRL_HFNMIENA  0x00000002  ///< MPU enabled during faults
 954 #define NVIC_MPU_CTRL_ENABLE    0x00000001  ///< MPU enable
 955 /*\}*/
 956
 957 /**
 958  * The following are defines for the bit fields in the NVIC_MPU_NUMBER
 959 * register.
 960  */
 961 /*\{*/
 962 #define NVIC_MPU_NUMBER_M       0x000000FF  ///< MPU region to access
 963 #define NVIC_MPU_NUMBER_S       0
 964 /*\}*/
 965
 966 /**
 967  * The following are defines for the bit fields in the NVIC_MPU_BASE register.
 968  */
 969 /*\{*/
 970 #define NVIC_MPU_BASE_ADDR_M    0xFFFFFFE0  ///< Base address mask
 971 #define NVIC_MPU_BASE_VALID     0x00000010  ///< Region number valid
 972 #define NVIC_MPU_BASE_REGION_M  0x0000000F  ///< Region number
 973 #define NVIC_MPU_BASE_ADDR_S    8
 974 #define NVIC_MPU_BASE_REGION_S  0
 975 /*\}*/
 976
 977 /**
 978  * The following are defines for the bit fields in the NVIC_MPU_ATTR register.
 979  */
 980 /*\{*/
 981 #define NVIC_MPU_ATTR_M         0xFFFF0000  ///< Attributes
 982 #define NVIC_MPU_ATTR_AP_NO_NO  0x00000000  ///< prv: no access, usr: no access
 983 #define NVIC_MPU_ATTR_BUFFRABLE 0x00010000  ///< Bufferable
 984 #define NVIC_MPU_ATTR_CACHEABLE 0x00020000  ///< Cacheable
 985 #define NVIC_MPU_ATTR_SHAREABLE 0x00040000  ///< Shareable
 986 #define NVIC_MPU_ATTR_TEX_M     0x00380000  ///< Type extension mask
 987 #define NVIC_MPU_ATTR_AP_RW_NO  0x01000000  ///< prv: rw, usr: none
 988 #define NVIC_MPU_ATTR_AP_RW_RO  0x02000000  ///< prv: rw, usr: read-only
 989 #define NVIC_MPU_ATTR_AP_RW_RW  0x03000000  ///< prv: rw, usr: rw
 990 #define NVIC_MPU_ATTR_AP_RO_NO  0x05000000  ///< prv: ro, usr: none
 991 #define NVIC_MPU_ATTR_AP_RO_RO  0x06000000  ///< prv: ro, usr: ro
 992 #define NVIC_MPU_ATTR_AP_M      0x07000000  ///< Access permissions mask
 993 #define NVIC_MPU_ATTR_XN        0x10000000  ///< Execute disable
 994 #define NVIC_MPU_ATTR_SRD_M     0x0000FF00  ///< Sub-region disable mask
 995 #define NVIC_MPU_ATTR_SRD_0     0x00000100  ///< Sub-region 0 disable
 996 #define NVIC_MPU_ATTR_SRD_1     0x00000200  ///< Sub-region 1 disable
 997 #define NVIC_MPU_ATTR_SRD_2     0x00000400  ///< Sub-region 2 disable
 998 #define NVIC_MPU_ATTR_SRD_3     0x00000800  ///< Sub-region 3 disable
 999 #define NVIC_MPU_ATTR_SRD_4     0x00001000  ///< Sub-region 4 disable
1000 #define NVIC_MPU_ATTR_SRD_5     0x00002000  ///< Sub-region 5 disable
1001 #define NVIC_MPU_ATTR_SRD_6     0x00004000  ///< Sub-region 6 disable
1002 #define NVIC_MPU_ATTR_SRD_7     0x00008000  ///< Sub-region 7 disable
1003 #define NVIC_MPU_ATTR_SIZE_M    0x0000003E  ///< Region size mask
1004 #define NVIC_MPU_ATTR_SIZE_32B  0x00000008  ///< Region size 32 bytes
1005 #define NVIC_MPU_ATTR_SIZE_64B  0x0000000A  ///< Region size 64 bytes
1006 #define NVIC_MPU_ATTR_SIZE_128B 0x0000000C  ///< Region size 128 bytes
1007 #define NVIC_MPU_ATTR_SIZE_256B 0x0000000E  ///< Region size 256 bytes
1008 #define NVIC_MPU_ATTR_SIZE_512B 0x00000010  ///< Region size 512 bytes
1009 #define NVIC_MPU_ATTR_SIZE_1K   0x00000012  ///< Region size 1 Kbytes
1010 #define NVIC_MPU_ATTR_SIZE_2K   0x00000014  ///< Region size 2 Kbytes
1011 #define NVIC_MPU_ATTR_SIZE_4K   0x00000016  ///< Region size 4 Kbytes
1012 #define NVIC_MPU_ATTR_SIZE_8K   0x00000018  ///< Region size 8 Kbytes
1013 #define NVIC_MPU_ATTR_SIZE_16K  0x0000001A  ///< Region size 16 Kbytes
1014 #define NVIC_MPU_ATTR_SIZE_32K  0x0000001C  ///< Region size 32 Kbytes
1015 #define NVIC_MPU_ATTR_SIZE_64K  0x0000001E  ///< Region size 64 Kbytes
1016 #define NVIC_MPU_ATTR_SIZE_128K 0x00000020  ///< Region size 128 Kbytes
1017 #define NVIC_MPU_ATTR_SIZE_256K 0x00000022  ///< Region size 256 Kbytes
1018 #define NVIC_MPU_ATTR_SIZE_512K 0x00000024  ///< Region size 512 Kbytes
1019 #define NVIC_MPU_ATTR_SIZE_1M   0x00000026  ///< Region size 1 Mbytes
1020 #define NVIC_MPU_ATTR_SIZE_2M   0x00000028  ///< Region size 2 Mbytes
1021 #define NVIC_MPU_ATTR_SIZE_4M   0x0000002A  ///< Region size 4 Mbytes
1022 #define NVIC_MPU_ATTR_SIZE_8M   0x0000002C  ///< Region size 8 Mbytes
1023 #define NVIC_MPU_ATTR_SIZE_16M  0x0000002E  ///< Region size 16 Mbytes
1024 #define NVIC_MPU_ATTR_SIZE_32M  0x00000030  ///< Region size 32 Mbytes
1025 #define NVIC_MPU_ATTR_SIZE_64M  0x00000032  ///< Region size 64 Mbytes
1026 #define NVIC_MPU_ATTR_SIZE_128M 0x00000034  ///< Region size 128 Mbytes
1027 #define NVIC_MPU_ATTR_SIZE_256M 0x00000036  ///< Region size 256 Mbytes
1028 #define NVIC_MPU_ATTR_SIZE_512M 0x00000038  ///< Region size 512 Mbytes
1029 #define NVIC_MPU_ATTR_SIZE_1G   0x0000003A  ///< Region size 1 Gbytes
1030 #define NVIC_MPU_ATTR_SIZE_2G   0x0000003C  ///< Region size 2 Gbytes
1031 #define NVIC_MPU_ATTR_SIZE_4G   0x0000003E  ///< Region size 4 Gbytes
1032 #define NVIC_MPU_ATTR_ENABLE    0x00000001  ///< Region enable
1033 /*\}*/
1034
1035 /**
1036  * The following are defines for the bit fields in the NVIC_DBG_CTRL register.
1037  */
1038 /*\{*/
1039 #define NVIC_DBG_CTRL_DBGKEY_M  0xFFFF0000  ///< Debug key mask
1040 #define NVIC_DBG_CTRL_DBGKEY    0xA05F0000  ///< Debug key
1041 #define NVIC_DBG_CTRL_S_RESET_ST \
1042                                 0x02000000  ///< Core has reset since last read
1043 #define NVIC_DBG_CTRL_S_RETIRE_ST \
1044                                 0x01000000  ///< Core has executed insruction
1045                                             ///< since last read
1046 #define NVIC_DBG_CTRL_S_LOCKUP  0x00080000  ///< Core is locked up
1047 #define NVIC_DBG_CTRL_S_SLEEP   0x00040000  ///< Core is sleeping
1048 #define NVIC_DBG_CTRL_S_HALT    0x00020000  ///< Core status on halt
1049 #define NVIC_DBG_CTRL_S_REGRDY  0x00010000  ///< Register read/write available
1050 #define NVIC_DBG_CTRL_C_SNAPSTALL \
1051                                 0x00000020  ///< Breaks a stalled load/store
1052 #define NVIC_DBG_CTRL_C_MASKINT 0x00000008  ///< Mask interrupts when stepping
1053 #define NVIC_DBG_CTRL_C_STEP    0x00000004  ///< Step the core
1054 #define NVIC_DBG_CTRL_C_HALT    0x00000002  ///< Halt the core
1055 #define NVIC_DBG_CTRL_C_DEBUGEN 0x00000001  ///< Enable debug
1056 /*\}*/
1057
1058 /**
1059  * The following are defines for the bit fields in the NVIC_DBG_XFER register.
1060  */
1061 /*\{*/
1062 #define NVIC_DBG_XFER_REG_WNR   0x00010000  ///< Write or not read
1063 #define NVIC_DBG_XFER_REG_SEL_M 0x0000001F  ///< Register
1064 #define NVIC_DBG_XFER_REG_CFBP  0x00000014  ///< Control/Fault/BasePri/PriMask
1065 #define NVIC_DBG_XFER_REG_DSP   0x00000013  ///< Deep SP
1066 #define NVIC_DBG_XFER_REG_PSP   0x00000012  ///< Process SP
1067 #define NVIC_DBG_XFER_REG_MSP   0x00000011  ///< Main SP
1068 #define NVIC_DBG_XFER_REG_FLAGS 0x00000010  ///< xPSR/Flags register
1069 #define NVIC_DBG_XFER_REG_R15   0x0000000F  ///< Register R15
1070 #define NVIC_DBG_XFER_REG_R14   0x0000000E  ///< Register R14
1071 #define NVIC_DBG_XFER_REG_R13   0x0000000D  ///< Register R13
1072 #define NVIC_DBG_XFER_REG_R12   0x0000000C  ///< Register R12
1073 #define NVIC_DBG_XFER_REG_R11   0x0000000B  ///< Register R11
1074 #define NVIC_DBG_XFER_REG_R10   0x0000000A  ///< Register R10
1075 #define NVIC_DBG_XFER_REG_R9    0x00000009  ///< Register R9
1076 #define NVIC_DBG_XFER_REG_R8    0x00000008  ///< Register R8
1077 #define NVIC_DBG_XFER_REG_R7    0x00000007  ///< Register R7
1078 #define NVIC_DBG_XFER_REG_R6    0x00000006  ///< Register R6
1079 #define NVIC_DBG_XFER_REG_R5    0x00000005  ///< Register R5
1080 #define NVIC_DBG_XFER_REG_R4    0x00000004  ///< Register R4
1081 #define NVIC_DBG_XFER_REG_R3    0x00000003  ///< Register R3
1082 #define NVIC_DBG_XFER_REG_R2    0x00000002  ///< Register R2
1083 #define NVIC_DBG_XFER_REG_R1    0x00000001  ///< Register R1
1084 #define NVIC_DBG_XFER_REG_R0    0x00000000  ///< Register R0
1085 /*\}*/
1086
1087 /**
1088  * The following are defines for the bit fields in the NVIC_DBG_DATA register.
1089  */
1090 /*\{*/
1091 #define NVIC_DBG_DATA_M         0xFFFFFFFF  ///< Data temporary cache
1092 #define NVIC_DBG_DATA_S         0
1093 /*\}*/
1094
1095 /**
1096  * The following are defines for the bit fields in the NVIC_DBG_INT register.
1097  */
1098 /*\{*/
1099 #define NVIC_DBG_INT_HARDERR    0x00000400  ///< Debug trap on hard fault
1100 #define NVIC_DBG_INT_INTERR     0x00000200  ///< Debug trap on interrupt errors
1101 #define NVIC_DBG_INT_BUSERR     0x00000100  ///< Debug trap on bus error
1102 #define NVIC_DBG_INT_STATERR    0x00000080  ///< Debug trap on usage fault state
1103 #define NVIC_DBG_INT_CHKERR     0x00000040  ///< Debug trap on usage fault check
1104 #define NVIC_DBG_INT_NOCPERR    0x00000020  ///< Debug trap on coprocessor error
1105 #define NVIC_DBG_INT_MMERR      0x00000010  ///< Debug trap on mem manage fault
1106 #define NVIC_DBG_INT_RESET      0x00000008  ///< Core reset status
1107 #define NVIC_DBG_INT_RSTPENDCLR 0x00000004  ///< Clear pending core reset
1108 #define NVIC_DBG_INT_RSTPENDING 0x00000002  ///< Core reset is pending
1109 #define NVIC_DBG_INT_RSTVCATCH  0x00000001  ///< Reset vector catch
1110 /*\}*/
1111
1112 /**
1113  * The following are defines for the bit fields in the NVIC_SW_TRIG register.
1114  */
1115 /*\{*/
1116 #define NVIC_SW_TRIG_INTID_M    0x000003FF  ///< Interrupt to trigger
1117 #define NVIC_SW_TRIG_INTID_S    0
1118 /*\}*/
1119
1120 #endif /* STM32_H */