- #define URXD0 11 // Port A
- #define UTXD0 12 // Port A
- #define RXD0 19 // Port A
- #define TXD0 18 // Port A
- #define RXD1 21 // Port A
- #define TXD1 20 // Port A
- #define RXD2 23 // Port A
- #define TXD2 22 // Port A
- #define RXD3 13 // Port C
- #define TXD3 12 // Port C
+ #define UART0_PORT PIOA_BASE
+ #define USART0_PORT PIOA_BASE
+ #define USART1_PORT PIOA_BASE
+ #define USART2_PORT PIOA_BASE
+ #define USART3_PORT PIOC_BASE
+
+ #define UART0_PERIPH PIO_PERIPH_A
+ #define USART0_PERIPH PIO_PERIPH_A
+ #define USART1_PERIPH PIO_PERIPH_A
+ #define USART2_PERIPH PIO_PERIPH_A
+ #define USART3_PERIPH PIO_PERIPH_B
+
+ #define URXD0 11
+ #define UTXD0 12
+ #define RXD0 19
+ #define TXD0 18
+ #define RXD1 21
+ #define TXD1 20
+ #define RXD2 23
+ #define TXD2 22
+ #define RXD3 13
+ #define TXD3 12