bertos/cpu/arm/drv/spi_dma_at91.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2008 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief SPI driver with DMA.
  34  *
  35  * \author Francesco Sacchi <batt@develer.com>
  36  * \author Luca Ottaviano <lottaviano@develer.com>
  37  */
  38
  39 #include <drv/spi_dma.h>
  40
  41 #include "cfg/cfg_spi_dma.h"
  42 #include "hw/hw_spi_dma.h"
  43
  44 #include <io/at91sam7.h>
  45 #include <io/kfile.h>
  46
  47 #include <struct/fifobuf.h>
  48 #include <struct/kfile_fifo.h>
  49
  50 #include <drv/timer.h>
  51
  52 #include <cpu/attr.h>
  53 #include <cpu/power.h>
  54
  55 #include <string.h> /* memset */
  56
  57
  58 void spi_dma_setclock(uint32_t rate)
  59 {
  60         SPI0_CSR0 &= ~SPI_SCBR;
  61
  62         ASSERT((uint8_t)DIV_ROUND(CPU_FREQ, rate));
  63         SPI0_CSR0 |= DIV_ROUND(CPU_FREQ, rate) << SPI_SCBR_SHIFT;
  64 }
  65
  66
  67 static int spi_dma_flush(UNUSED_ARG(struct KFile *, fd))
  68 {
  69         /* Wait for DMA to finish */
  70         while (!(SPI0_SR & BV(SPI_TXBUFE)))
  71                 cpu_relax();
  72
  73         /* Wait until last bit has been shifted out */
  74         while (!(SPI0_SR & BV(SPI_TXEMPTY)))
  75                 cpu_relax();
  76
  77         return 0;
  78 }
  79
  80 static size_t spi_dma_write(struct KFile *fd, const void *_buf, size_t size)
  81 {
  82         SPI0_PTCR = BV(PDC_TXTDIS);
  83         SPI0_TPR = (reg32_t)_buf;
  84         SPI0_TCR = size;
  85         SPI0_PTCR = BV(PDC_TXTEN);
  86         spi_dma_flush(fd);
  87         return size;
  88 }
  89
  90
  91 /*
  92  * Dummy buffer used to transmit 0xff chars while receiving data.
  93  * This buffer is completetly constant and the compiler should allocate it
  94  * in flash memory.
  95  */
  96 static const uint8_t tx_dummy_buf[CONFIG_SPI_DMA_MAX_RX] = { [0 ... (CONFIG_SPI_DMA_MAX_RX - 1)] = 0xFF };
  97
  98 static size_t spi_dma_read(UNUSED_ARG(struct KFile *, fd), void *_buf, size_t size)
  99 {
 100         size_t count, total_rx = 0;
 101         uint8_t *buf = (uint8_t *)_buf;
 102
 103         while (size)
 104         {
 105                 count = MIN(size, (size_t)CONFIG_SPI_DMA_MAX_RX);
 106
 107                 SPI0_PTCR = BV(PDC_TXTDIS) | BV(PDC_RXTDIS);
 108
 109                 SPI0_RPR = (reg32_t)buf;
 110                 SPI0_RCR = count;
 111                 SPI0_TPR = (reg32_t)tx_dummy_buf;
 112                 SPI0_TCR = count;
 113
 114                 /* Avoid reading the previous sent char */
 115                 *buf = SPI0_RDR;
 116
 117                 /* Start transfer */
 118                 SPI0_PTCR = BV(PDC_RXTEN) | BV(PDC_TXTEN);
 119
 120                 /* wait for transfer to finish */
 121                 while (!(SPI0_SR & BV(SPI_ENDRX)))
 122                         cpu_relax();
 123
 124                 size -= count;
 125                 total_rx += count;
 126                 buf += count;
 127         }
 128         SPI0_PTCR = BV(PDC_RXTDIS) | BV(PDC_TXTDIS);
 129
 130         return total_rx;
 131 }
 132
 133 #define SPI_DMA_IRQ_PRIORITY 4
 134
 135 void spi_dma_init(SpiDma *spi)
 136 {
 137         /* Disable PIO on SPI pins */
 138         PIOA_PDR = BV(SPI0_SPCK) | BV(SPI0_MOSI) | BV(SPI0_MISO);
 139
 140         /* Reset device */
 141         SPI0_CR = BV(SPI_SWRST);
 142
 143         /*
 144          * Set SPI to master mode, fixed peripheral select, chip select directly connected to a peripheral device,
 145          * SPI clock set to MCK, mode fault detection disabled, loopback disable, NPCS0 active, Delay between CS = 0
 146          */
 147         SPI0_MR = BV(SPI_MSTR) | BV(SPI_MODFDIS);
 148
 149         /*
 150          * Set SPI mode.
 151          * At reset clock division factor is set to 0, that is
 152          * *forbidden*. Set SPI clock to minimum to keep it valid.
 153          */
 154         SPI0_CSR0 = BV(SPI_NCPHA) | (255 << SPI_SCBR_SHIFT);
 155
 156         /* Disable all irqs */
 157         SPI0_IDR = 0xFFFFFFFF;
 158         /* Enable SPI clock. */
 159         PMC_PCER = BV(SPI0_ID);
 160
 161         /* Enable SPI */
 162         SPI0_CR = BV(SPI_SPIEN);
 163
 164         DB(spi->fd._type = KFT_SPIDMA);
 165         spi->fd.write = spi_dma_write;
 166         spi->fd.read = spi_dma_read;
 167         spi->fd.flush = spi_dma_flush;
 168
 169         SPI_DMA_STROBE_INIT();
 170 }