bertos/cpu/cortex-m3/drv/clock_sam3.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief Atmel SAM3 clock setup.
  34  *
  35  * \author Stefano Fedrigo <aleph@develer.com>
  36  */
  37
  38 #include "clock_sam3.h"
  39 #include <cfg/compiler.h>
  40 #include <cfg/macros.h>
  41 #include <io/sam3.h>
  42
  43
  44 /* Frequency of board main oscillator */
  45 #define BOARDOSC_FREQ  12000000
  46
  47 /* Main crystal oscillator startup time, optimal value for CPU_FREQ == 48 MHz */
  48 #define BOARD_OSC_COUNT  (CKGR_MOR_MOSCXTST(0x8))
  49
  50 /* Timer countdown timeout for clock initialization operations */
  51 #define CLOCK_TIMEOUT    0xFFFFFFFF
  52
  53
  54 /*
  55  * Try to evaluate the correct divider and multiplier value depending
  56  * on the desired CPU frequency.
  57  *
  58  * We try all combinations in a certain range of divider and multiplier
  59  * values.  The range can change, with better match with "strange"
  60  * frequencies, but boot time will be longer.
  61  *
  62  * Limits for SAM3N: divider [1,255], multiplier [1,2047].
  63  */
  64 INLINE uint32_t evaluate_pll(void)
  65 {
  66         int mul, div, best_mul, best_div;
  67         int best_delta = CPU_FREQ;
  68         int freq = 0;
  69
  70         for (mul = 1; mul <= 8; mul++)
  71         {
  72                 for (div = 1; div <= 24; div++)
  73                 {
  74                         freq = BOARDOSC_FREQ / div * (1 + mul);
  75                         if (ABS((int)CPU_FREQ - freq) < best_delta) {
  76                                 best_delta = ABS((int)CPU_FREQ - freq);
  77                                 best_mul = mul;
  78                                 best_div = div;
  79                         }
  80                 }
  81         }
  82
  83         // Bit 29 must always be set to 1
  84         return CKGR_PLLR_DIV(best_div) | CKGR_PLLR_MUL(best_mul) | BV(29);
  85 }
  86
  87
  88 void clock_init(void)
  89 {
  90         uint32_t timeout;
  91
  92         /* Disable watchdog */
  93         WDT_MR = BV(WDT_WDDIS);
  94
  95         /* Set 4 wait states for flash access, needed for higher CPU clock rates */
  96         EEFC_FMR = EEFC_FMR_FWS(3);
  97
  98         // Select external slow clock
  99         if (!(SUPC_SR & BV(SUPC_SR_OSCSEL)))
 100         {
 101                 SUPC_CR = BV(SUPC_CR_XTALSEL) | SUPC_CR_KEY(0xA5);
 102                 while (!(SUPC_SR & BV(SUPC_SR_OSCSEL)));
 103         }
 104
 105         // Initialize main oscillator
 106         if (!(CKGR_MOR & BV(CKGR_MOR_MOSCSEL)))
 107         {
 108                 CKGR_MOR = CKGR_MOR_KEY(0x37) | BOARD_OSC_COUNT | BV(CKGR_MOR_MOSCRCEN) | BV(CKGR_MOR_MOSCXTEN);
 109                 timeout = CLOCK_TIMEOUT;
 110                 while (!(PMC_SR & BV(PMC_SR_MOSCXTS)) && --timeout);
 111         }
 112
 113         // Switch to external oscillator
 114         CKGR_MOR = CKGR_MOR_KEY(0x37) | BOARD_OSC_COUNT | BV(CKGR_MOR_MOSCRCEN) | BV(CKGR_MOR_MOSCXTEN) | BV(CKGR_MOR_MOSCSEL);
 115         timeout = CLOCK_TIMEOUT;
 116         while (!(PMC_SR & BV(PMC_SR_MOSCSELS)) && --timeout);
 117
 118         PMC_MCKR = (PMC_MCKR & ~(uint32_t)PMC_MCKR_CSS_MASK) | PMC_MCKR_CSS_MAIN_CLK;
 119         timeout = CLOCK_TIMEOUT;
 120         while (!(PMC_SR & BV(PMC_SR_MCKRDY)) && --timeout);
 121
 122         // Initialize and enable PLL clock
 123         CKGR_PLLR = evaluate_pll() | BV(CKGR_PLLR_STUCKTO1) | CKGR_PLLR_PLLCOUNT(0x1);
 124         timeout = CLOCK_TIMEOUT;
 125         while (!(PMC_SR & BV(PMC_SR_LOCK)) && --timeout);
 126
 127         PMC_MCKR = PMC_MCKR_CSS_MAIN_CLK;
 128         timeout = CLOCK_TIMEOUT;
 129         while (!(PMC_SR & BV(PMC_SR_MCKRDY)) && --timeout);
 130
 131         PMC_MCKR = PMC_MCKR_CSS_PLL_CLK;
 132         timeout = CLOCK_TIMEOUT;
 133         while (!(PMC_SR & BV(PMC_SR_MCKRDY)) && --timeout);
 134
 135         /* Enable clock on PIO for inputs */
 136         PMC_PCER = BV(PIOA_ID) | BV(PIOB_ID) | BV(PIOC_ID);
 137 }