bertos/cpu/cortex-m3/drv/clock_sam3.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2010 Develer S.r.l. (http://www.develer.com/)
  30  *
  31  * -->
  32  *
  33  * \brief ATSAM3 clock setup.
  34  *
  35  * \author Stefano Fedrigo <aleph@develer.com>
  36  */
  37
  38 #include "clock_sam3.h"
  39 #include <cfg/compiler.h>
  40 #include <cfg/macros.h>
  41 #include <io/sam3_pmc.h>
  42 #include <io/sam3_sysctl.h>
  43 #include <io/sam3_flash.h>
  44 #include <io/sam3_wdt.h>
  45
  46
  47 /* Frequency of board main oscillator */
  48 #define BOARDOSC_FREQ  12000000
  49
  50 /* Main crystal oscillator startup time, optimal value for CPU_FREQ == 48 MHz */
  51 #define BOARD_OSC_COUNT  (CKGR_MOR_MOSCXTST(0x8))
  52
  53 /* Timer countdown timeout for clock initialization operations */
  54 #define CLOCK_TIMEOUT    0xFFFFFFFF
  55
  56
  57 /*
  58  * Try to evaluate the correct divider and multiplier value depending
  59  * on the desired CPU frequency.
  60  *
  61  * We try all combinations in a certain range of divider and multiplier
  62  * values.  The range can change, with better match with "strange"
  63  * frequencies, but boot time will be longer.
  64  *
  65  * Limits for SAM3N: divider [1,255], multiplier [1,2047].
  66  */
  67 INLINE uint32_t evaluate_pll(void)
  68 {
  69         int mul, div, best_mul, best_div;
  70         int best_delta = CPU_FREQ;
  71         int freq = 0;
  72
  73         for (mul = 1; mul <= 8; mul++)
  74         {
  75                 for (div = 1; div <= 24; div++)
  76                 {
  77                         freq = BOARDOSC_FREQ / div * (1 + mul);
  78                         if (ABS((int)CPU_FREQ - freq) < best_delta) {
  79                                 best_delta = ABS((int)CPU_FREQ - freq);
  80                                 best_mul = mul;
  81                                 best_div = div;
  82                         }
  83                 }
  84         }
  85
  86         // Bit 29 must always be set to 1
  87         return CKGR_PLLR_DIV(best_div) | CKGR_PLLR_MUL(best_mul) | BV(29);
  88 }
  89
  90
  91 void clock_init(void)
  92 {
  93         uint32_t timeout;
  94
  95         /* Disable watchdog */
  96         WDT_MR = BV(WDT_WDDIS);
  97
  98         /* Set 4 wait states for flash access, needed for higher CPU clock rates */
  99         EEFC_FMR = EEFC_FMR_FWS(3);
 100
 101         // Select external slow clock
 102         if (!(SUPC_SR & BV(SUPC_SR_OSCSEL)))
 103         {
 104                 SUPC_CR = BV(SUPC_CR_XTALSEL) | SUPC_CR_KEY(0xA5);
 105                 while (!(SUPC_SR & BV(SUPC_SR_OSCSEL)));
 106         }
 107
 108         // Initialize main oscillator
 109         if (!(CKGR_MOR & BV(CKGR_MOR_MOSCSEL)))
 110         {
 111                 CKGR_MOR = CKGR_MOR_KEY(0x37) | BOARD_OSC_COUNT | BV(CKGR_MOR_MOSCRCEN) | BV(CKGR_MOR_MOSCXTEN);
 112                 timeout = CLOCK_TIMEOUT;
 113                 while (!(PMC_SR & BV(PMC_SR_MOSCXTS)) && --timeout);
 114         }
 115
 116         // Switch to external oscillator
 117         CKGR_MOR = CKGR_MOR_KEY(0x37) | BOARD_OSC_COUNT | BV(CKGR_MOR_MOSCRCEN) | BV(CKGR_MOR_MOSCXTEN) | BV(CKGR_MOR_MOSCSEL);
 118         timeout = CLOCK_TIMEOUT;
 119         while (!(PMC_SR & BV(PMC_SR_MOSCSELS)) && --timeout);
 120
 121         PMC_MCKR = (PMC_MCKR & ~(uint32_t)PMC_MCKR_CSS_MASK) | PMC_MCKR_CSS_MAIN_CLK;
 122         timeout = CLOCK_TIMEOUT;
 123         while (!(PMC_SR & BV(PMC_SR_MCKRDY)) && --timeout);
 124
 125         // Initialize and enable PLL clock
 126         CKGR_PLLR = evaluate_pll() | BV(CKGR_PLLR_STUCKTO1) | CKGR_PLLR_PLLCOUNT(0x1);
 127         timeout = CLOCK_TIMEOUT;
 128         while (!(PMC_SR & BV(PMC_SR_LOCK)) && --timeout);
 129
 130         PMC_MCKR = PMC_MCKR_CSS_MAIN_CLK;
 131         timeout = CLOCK_TIMEOUT;
 132         while (!(PMC_SR & BV(PMC_SR_MCKRDY)) && --timeout);
 133
 134         PMC_MCKR = PMC_MCKR_CSS_PLL_CLK;
 135         timeout = CLOCK_TIMEOUT;
 136         while (!(PMC_SR & BV(PMC_SR_MCKRDY)) && --timeout);
 137 }