bertos/cpu/msp430/drv/kdebug_msp430.c

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2003, 2004, 2005, 2006, 2007 Develer S.r.l. (http://www.develer.com/)
  30  * Copyright 2010 Mohamed <mtarek16@gmail.com>
  31  *
  32  * -->
  33  *
  34  * \brief MSP430 debug support (implementation).
  35  *
  36  * \author Mohamed Tarek <mtarek16@gmail.com>
  37  */
  38
  39 #include <hw/hw_cpufreq.h>  /* for CPU_FREQ */
  40 #include "hw/hw_ser.h"      /* bus macros overrides */
  41
  42 #include "cfg/cfg_debug.h"
  43 #include <cfg/macros.h>     /* for DIV_ROUND */
  44
  45 #include "kdebug_msp430.h"  /* for UART clock source definitions */
  46
  47 #include <cpu/types.h>
  48 #include <cpu/attr.h>
  49
  50 #include <io.h>
  51
  52 #if CONFIG_KDEBUG_PORT == 0
  53
  54         #ifndef KDBG_UART0_BUS_INIT
  55         #define KDBG_UART0_BUS_INIT  do {} while (0)
  56         #endif
  57         #ifndef KDBG_UART0_BUS_RX
  58         #define KDBG_UART0_BUS_RX    do {} while (0)
  59         #endif
  60         #ifndef KDBG_UART0_BUS_TX
  61         #define KDBG_UART0_BUS_TX    do {} while (0)
  62         #endif
  63
  64         /* USCI Register definitions */
  65         #define UCSTAT  UCA0STAT
  66         #define UCTXBUF UCA0TXBUF
  67         #define UCRXBUF UCA0RXBUF
  68         #define UCTXIFG UCA0TXIFG
  69         #define UCRXIFG UCA0RXIFG
  70         #define UCTXIE  UCA0TXIE
  71         #define UCRXIE  UCA0RXIE
  72         #define UCCTL0  UCA0CTL0
  73         #define UCCTL1  UCA0CTL1
  74         #define UCBR0   UCA0BR0
  75         #define UCBR1   UCA0BR1
  76         #define UCMCTL  UCA0MCTL
  77         #define IE              IE2
  78         #define IFG             IFG2
  79
  80         #if (CPU_MSP430_2274)
  81                 #define KDBG_MSP430_UART_PINS_INIT()    do{ P3SEL = 0x30; }while(0)
  82         #endif
  83
  84 #else
  85
  86         #if (CPU_MSP430_2274)
  87                 #error only 1 UART availbale, CONFIG_KDEBUG_PORT should be 0
  88         #endif
  89
  90 #endif
  91
  92 #define KDBG_WAIT_READY()     do { while((UCSTAT & UCBUSY)); } while(0)
  93 #define KDBG_WAIT_TXDONE()    do { while(!(IFG & UCTXIFG)); } while(0)
  94
  95 #define KDBG_WRITE_CHAR(c)    do { UCTXBUF = (c); } while(0)
  96
  97 #define KDBG_MASK_IRQ(old)    do { \
  98         (old) = IE; \
  99         IE &= ~(UCTXIE|UCRXIE);\
 100 } while(0)
 101
 102 #define KDBG_RESTORE_IRQ(old) do { \
 103         KDBG_WAIT_TXDONE(); \
 104         IE = (old); \
 105 } while(0)
 106
 107 #if CONFIG_KDEBUG_CLOCK_FREQ
 108         #define KDBG_MSP430_FREQ CONFIG_KDEBUG_CLOCK_FREQ
 109 #else
 110         #define KDBG_MSP430_FREQ CPU_FREQ
 111 #endif
 112
 113 typedef uint8_t kdbg_irqsave_t;
 114
 115 INLINE void kdbg_hw_init(void)
 116 {
 117         /* Compute the clock prescaler for the desired baudrate */
 118         uint16_t quot = DIV_ROUND(KDBG_MSP430_FREQ, CONFIG_KDEBUG_BAUDRATE);
 119         KDBG_MSP430_UART_PINS_INIT();       // Configure USCI TX/RX pins
 120
 121 #if (CONFIG_KDEBUG_CLOCK_SOURCE == KDBG_UART_SMCLK)
 122         UCCTL1 |= UCSSEL_SMCLK;
 123 #else
 124         UCCTL1 |= UCSSEL_ACLK;
 125 #endif
 126
 127         UCBR0   = quot & 0xFF;              // Setup clock prescaler for the UART
 128         UCBR1   = quot >> 8;
 129
 130         UCMCTL  = UCBRS0;                   // No Modulation
 131         UCCTL0  = 0;                        // Default UART settings (8N1)
 132         UCCTL1 &= ~UCSWRST;                 // Initialize USCI state machine
 133         KDBG_MASK_IRQ(IE2);                 // Disable USCI interrupts
 134 }
 135