boards/stm32-p103/templates/stm32-p103_kernel/cfg/cfg_ser.h

   1 /**
   2  * \file
   3  * <!--
   4  * This file is part of BeRTOS.
   5  *
   6  * Bertos is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  *
  11  * This program is distributed in the hope that it will be useful,
  12  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  13  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  14  * GNU General Public License for more details.
  15  *
  16  * You should have received a copy of the GNU General Public License
  17  * along with this program; if not, write to the Free Software
  18  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA  02110-1301  USA
  19  *
  20  * As a special exception, you may use this file as part of a free software
  21  * library without restriction.  Specifically, if other files instantiate
  22  * templates or use macros or inline functions from this file, or you compile
  23  * this file and link it with other files to produce an executable, this
  24  * file does not by itself cause the resulting executable to be covered by
  25  * the GNU General Public License.  This exception does not however
  26  * invalidate any other reasons why the executable file might be covered by
  27  * the GNU General Public License.
  28  *
  29  * Copyright 2008 Develer S.r.l. (http://www.develer.com/)
  30  * All Rights Reserved.
  31  * -->
  32  *
  33  * \brief Configuration file for serial module.
  34  *
  35  * \author Daniele Basile <asterix@develer.com>
  36  */
  37
  38 #ifndef CFG_SER_H
  39 #define CFG_SER_H
  40
  41 /**
  42  * Example of setting for serial port and
  43  * spi port.
  44  * Edit these define for your project.
  45  */
  46
  47 /**
  48  * Size of the outbound FIFO buffer for port 0 [bytes].
  49  * $WIZ$ type = "int"
  50  * $WIZ$ min = 2
  51  */
  52 #define CONFIG_UART0_TXBUFSIZE  32
  53
  54 /**
  55  * Size of the inbound FIFO buffer for port 0 [bytes].
  56  * $WIZ$ type = "int"
  57  * $WIZ$ min = 2
  58  */
  59 #define CONFIG_UART0_RXBUFSIZE  32
  60
  61 /**
  62  * Size of the outbound FIFO buffer for port 1 [bytes].
  63  * $WIZ$ type = "int"
  64  * $WIZ$ min = 2
  65  * $WIZ$ supports = "lm3s or lpc2 or (at91 and not atmega8 and not atmega168 and not atmega32)"
  66  */
  67 #define CONFIG_UART1_TXBUFSIZE  32
  68
  69 /**
  70  * Size of the inbound FIFO buffer for port 1 [bytes].
  71  * $WIZ$ type = "int"
  72  * $WIZ$ min = 2
  73  * $WIZ$ supports = "lm3s or lpc2 or (at91 and not atmega8 and not atmega168 and not atmega32)"
  74  */
  75 #define CONFIG_UART1_RXBUFSIZE  32
  76
  77 /**
  78  * Size of the outbound FIFO buffer for port 2 [bytes].
  79  * $WIZ$ type = "int"
  80  * $WIZ$ min = 2
  81  * $WIZ$ supports = "lm3s or lpc2"
  82  */
  83 #define CONFIG_UART2_TXBUFSIZE  32
  84
  85 /**
  86  * Size of the inbound FIFO buffer for port 2 [bytes].
  87  * $WIZ$ type = "int"
  88  * $WIZ$ min = 2
  89  * $WIZ$ supports = "lm3s or lpc2"
  90  */
  91 #define CONFIG_UART2_RXBUFSIZE  32
  92
  93 /**
  94  * Size of the outbound FIFO buffer for port 3 [bytes].
  95  * $WIZ$ type = "int"
  96  * $WIZ$ min = 2
  97  * $WIZ$ supports = "lpc2"
  98  */
  99 #define CONFIG_UART3_TXBUFSIZE  32
 100
 101 /**
 102  * Size of the inbound FIFO buffer for port 3 [bytes].
 103  * $WIZ$ type = "int"
 104  * $WIZ$ min = 2
 105  * $WIZ$ supports = "lpc2"
 106  */
 107 #define CONFIG_UART3_RXBUFSIZE  32
 108
 109
 110 /**
 111  * Size of the outbound FIFO buffer for SPI port [bytes].
 112  * $WIZ$ type = "int"
 113  * $WIZ$ min = 2
 114  * $WIZ$ supports = "avr"
 115  */
 116 #define CONFIG_SPI_TXBUFSIZE    32
 117
 118 /**
 119  * Size of the inbound FIFO buffer for SPI port [bytes].
 120  * $WIZ$ type = "int"
 121  * $WIZ$ min = 2
 122  * $WIZ$ supports = "avr"
 123  */
 124 #define CONFIG_SPI_RXBUFSIZE    32
 125
 126 /**
 127  * Size of the outbound FIFO buffer for SPI port 0 [bytes].
 128  * $WIZ$ type = "int"
 129  * $WIZ$ min = 2
 130  * $WIZ$ supports = "at91"
 131  */
 132 #define CONFIG_SPI0_TXBUFSIZE   32
 133
 134 /**
 135  * Size of the inbound FIFO buffer for SPI port 0 [bytes].
 136  * $WIZ$ type = "int"
 137  * $WIZ$ min = 2
 138  * $WIZ$ supports = "at91"
 139  */
 140 #define CONFIG_SPI0_RXBUFSIZE   32
 141
 142 /**
 143  * Size of the outbound FIFO buffer for SPI port 1 [bytes].
 144  * $WIZ$ type = "int"
 145  * $WIZ$ min = 2
 146  * $WIZ$ supports = "at91"
 147  */
 148 #define CONFIG_SPI1_TXBUFSIZE   32
 149
 150 /**
 151  * Size of the inbound FIFO buffer for SPI port 1 [bytes].
 152  * $WIZ$ type = "int"
 153  * $WIZ$ min = 2
 154  * $WIZ$ supports = "at91"
 155  */
 156 #define CONFIG_SPI1_RXBUFSIZE   32
 157
 158 /**
 159  * SPI data order.
 160  *
 161  * $WIZ$ type = "enum"
 162  * $WIZ$ value_list = "ser_order_bit"
 163  * $WIZ$ supports = "avr and not xmega32d"
 164  */
 165 #define CONFIG_SPI_DATA_ORDER   SER_MSB_FIRST
 166
 167 /**
 168  * SPI clock division factor.
 169  * $WIZ$ type = "int"
 170  * $WIZ$ supports = "avr and not xmega32d"
 171  */
 172 #define CONFIG_SPI_CLOCK_DIV    16
 173
 174 /**
 175  * SPI clock polarity: normal low or normal high.
 176  * $WIZ$ type = "enum"
 177  * $WIZ$ value_list = "ser_spi_pol"
 178  * $WIZ$ supports = "avr and not xmega32d"
 179  */
 180 #define CONFIG_SPI_CLOCK_POL        SPI_NORMAL_LOW
 181
 182 /**
 183  * SPI clock phase you can choose sample on first edge or
 184  * sample on second clock edge.
 185  * $WIZ$ type = "enum"
 186  * $WIZ$ value_list = "ser_spi_phase"
 187  * $WIZ$ supports = "avr and not xmega32d"
 188  */
 189 #define CONFIG_SPI_CLOCK_PHASE      SPI_SAMPLE_ON_FIRST_EDGE
 190
 191 /**
 192  * Default transmit timeout (ms). Set to -1 to disable timeout support.
 193  * $WIZ$ type = "int"
 194  * $WIZ$ min = -1
 195  */
 196 #define CONFIG_SER_TXTIMEOUT    -1
 197
 198 /**
 199  * Default receive timeout (ms). Set to -1 to disable timeout support.
 200  * $WIZ$ type = "int"
 201  * $WIZ$ min = -1
 202  */
 203 #define CONFIG_SER_RXTIMEOUT    -1
 204
 205 /**
 206  * Use RTS/CTS handshake.
 207  * $WIZ$ type = "boolean"
 208  * $WIZ$ supports = "False"
 209  */
 210 #define CONFIG_SER_HWHANDSHAKE   0
 211
 212 /**
 213  * Default baudrate for all serial ports (set to 0 to disable).
 214  * $WIZ$ type = "int"
 215  * $WIZ$ min = 0
 216  */
 217 #define CONFIG_SER_DEFBAUDRATE   0UL
 218
 219 /// Enable strobe pin for debugging serial interrupt. $WIZ$ type = "boolean"
 220 #define CONFIG_SER_STROBE        0
 221
 222 #endif /* CFG_SER_H */